專利名稱：半導體封裝及其制造方法以及半導體器件的制作方法
技術領域：
本發(fā)明涉及用于安裝半導體芯片的封裝，也就是，半導體封裝及其制造方法以及由半導體封裝和安裝其內的半導體芯片組成的半導體器件。
背景技術：
在許多應用中，半導體器件制造得越來越致密。為此，當非常接近地提供互連圖形時，防止互連之間的串擾以及電源線等的電位波動很重要。特別是，當半導體封裝安裝用于高頻開關操作需要的高頻半導體芯片時，隨著頻率的增加，更容易發(fā)生串擾。此外，開關元件的高速開/關操作也會產(chǎn)生開關噪聲。由于此，電源線等的電位更容易波動。
在過去，作為消除這種問題的手段，將單獨的芯片電容器或其它電容器安裝在半導體封裝中，作為通過信號線或電源線(去耦)消除電路之間不需要的耦合的旁路電容器。
然而，現(xiàn)有技術的方法存在以下問題。
首先，隨著單獨的芯片電容器等的安裝，互連圖形的設計自由度降低。
此外，如果連接芯片電容器和半導體芯片的互連距離較長，那么電感變得較大，并且不能獲得芯片電容器的去耦效果。因此，芯片電容器等要盡可能地靠近半導體芯片安裝。然而，芯片電容器的尺寸限制了安裝位置，所以也限制了半導體芯片附近的布局。
此外，如果將芯片電容器或其它電容器安裝在半導體封裝中，那么封裝的尺寸和重量不可避免地變大和變重。這與減小尺寸和重量的趨勢相違背。而且，也限制了減小芯片電容器等的尺寸的措施。

發(fā)明內容
本發(fā)明的一個目的是解決現(xiàn)有技術中的以上問題，并提供一種半導體封裝，能確?；ミB圖形的設計自由度，極大地提高了電容器和半導體芯片之間接近的程度，并能夠減小封裝的尺寸和重量，還提供了半導體封裝的制造方法及使用半導體封裝的半導體器件。
為實現(xiàn)以上目的，根據(jù)本發(fā)明的第一方案，提供一種半導體封裝，提供有多層互連結構，將半導體芯片安裝在它的上表面上，其中多層互連結構的最上疊置結構包括電容器結構，電容器結構具有由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成的介質層，并包括將上部電極和下部電極與半導體芯片的電極直接連接的芯片連接焊盤。
根據(jù)本發(fā)明的第二方案，提供一種半導體封裝，包括一絕緣基板，在該絕緣基板的上表面和下表面上提供有多層互連結構，將半導體芯片安裝在上表面多層互連結構的上表面上，其中上表面多層互連結構包括電容器結構，該電容器結構具有由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成的介質層，上表面多層互連結構的最上層包括將上部電極和下部電極與半導體芯片的電極相連的芯片連接焊盤，半導體芯片位于平面圖中與電容器結構重疊的區(qū)域中。此時，上表面多層互連結構包括多個疊置的電容器結構。
對于高介電常數(shù)的無機填料，最優(yōu)選使用具有鈣鈦礦結構的陶瓷粉。
對于絕緣樹脂，最優(yōu)選使用聚酰亞胺樹脂。
根據(jù)本發(fā)明的第三方案，提供一種半導體器件，由以上的半導體封裝及在它的電極處直接連接到芯片連接焊盤的半導體芯片組成。
根據(jù)本發(fā)明的第四方案，提供一種半導體封裝的制造方法，該半導體封裝提供有多層互連結構，將半導體芯片安裝在它的上表面上，該方法包括在多層互連結構的最上面疊置結構中形成電容器結構的步驟，該電容器結構形成步驟包括在最上面疊置結構的最下層處形成用作電容器結構的下部電極的導體層，使用以膠體狀態(tài)分散的高介電常數(shù)的無機填料和絕緣樹脂組成的電解液通過電解沉積在下部電極上形成無機填料和絕緣樹脂組成的混合電解沉積層作為電容器結構的介質層，在介質層上形成用作電容器結構上部電極的導體層，以及在電容器結構內形成芯片連接焊盤將上部電極和下部電極與半導體芯片的電極直接連接。
根據(jù)本發(fā)明的第五方案，提供一種半導體封裝的制造方法，該半導體封裝包括一絕緣基板在該絕緣基板的上表面和下表面提供有多層互連結構，將半導體芯片安裝在上表面多層互連結構的上表面上，該方法包括在多層互連結構的上表面中形成電容器結構的步驟，該電容器結構形成步驟包括形成用作電容器結構的下部電極的導體層，使用以膠體狀態(tài)分散的高介電常數(shù)的無機填料和絕緣樹脂組成的電解液通過電解沉積在下部電極上形成無機填料和絕緣樹脂組成的混合電解沉積層作為電容器結構的介質層，在介質層上形成用作電容器結構上部電極的導體層，以及形成芯片連接焊盤將上部電極和下部電極與半導體芯片的電極進行連接，半導體芯片位于平面圖中與電容器層重疊的上表面多層互連結構的最上層的區(qū)域中。此時，該方法還包括通過疊置多層形成電容器結構的步驟。


從下面參考附圖的優(yōu)選實施例的說明中，本發(fā)明的這些和其它目的和特點將變得很明顯，其中圖1示出了根據(jù)本發(fā)明的半導體器件的剖面圖，由根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝以及安裝其內的半導體芯片組成；圖2示出了在圖1的半導體封裝中內部電容器的層結構的分解圖；圖3示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟1的剖面圖；圖4示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟2的剖面圖；圖5示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟3的剖面圖；圖6示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟4的剖面圖；圖7示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟5的剖面圖；圖8示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟6的剖面圖；圖9示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟7的剖面圖；圖10示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟8的剖面圖；圖11示出了根據(jù)本發(fā)明第一方案的第一實施例的半導體封裝及半導體器件的制造步驟9的剖面圖；圖12示出了根據(jù)本發(fā)明的半導體器件的剖面圖，由根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝以及安裝其內的半導體芯片組成；圖13示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟1的剖面圖；圖14示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟2的剖面圖；圖15示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟3的剖面圖；圖16示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟4的剖面圖；圖17示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟5的剖面圖；圖18示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟6的剖面圖；圖19示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟7的剖面圖；圖20示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟8的剖面圖；圖21示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟9的剖面圖；圖22示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟10的剖面圖；圖23示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟11的剖面圖；圖24示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟12的剖面圖；圖25示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟13的剖面圖；圖26示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟14的剖面圖；圖27示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟15的剖面圖；圖28示出了根據(jù)本發(fā)明第一方案的第二實施例的半導體封裝及半導體器件的制造步驟16的剖面圖；圖29示出了根據(jù)本發(fā)明的半導體器件的剖面圖，由根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝以及安裝其內的半導體芯片組成；圖30示出了根據(jù)本發(fā)明的半導體器件的剖面圖，由根據(jù)本發(fā)明第二方案的另一實施例的半導體封裝以及安裝其內的半導體芯片組成；圖31示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟1的剖面圖；圖32示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟2的剖面圖；圖33示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟3的剖面圖；圖34示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟4的剖面圖；圖35示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟5的剖面圖；圖36示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟6的剖面圖；圖37示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟7的剖面圖；圖38示出了根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝及半導體器件的制造步驟8的剖面圖；圖39示出了對應于圖38階段的步驟的剖面圖，示出了根據(jù)本發(fā)明第二方案的另一實施例的半導體封裝以及半導體器件的制造步驟。
具體實施例方式
參考附圖詳細地介紹本發(fā)明的優(yōu)選實施例。
第一實施例圖1示出了根據(jù)本發(fā)明的半導體器件30的部分剖面圖，由根據(jù)本發(fā)明第一方案的半導體封裝10以及安裝其中的半導體芯片20組成。
根據(jù)本發(fā)明第一方案的半導體封裝10提供有疊置在絕緣基板12的上表面上的多層互連結構14，下表面互連結構16形成在絕緣基板12的下表面上，通孔18穿過絕緣基板12電連接多層互連結構14的最下層“d”和下表面互連結構16的最上層“e”。
下表面互連結構16為借助絕緣層L疊置的兩個互連層“e”和“f”的結構。最下層互連層“f”的預定位置形成為外部連接焊盤fP。焊料15用于將它們與外部連接端子(管腳)13粘接。示出的四個管腳13例如包括左端的接地端子(GR)、中心的兩個信號端子(S)以及右端的電源端子(P)。除了焊料15的位置之外，由焊料抗蝕劑11覆蓋下表面互連結構16的下表面。
多層互連結構14由借助下面的介質層Y或絕緣層M和N疊置的四個互連層“a”、“b”、“c”和“d”組成。互連層“a”到“b”通過穿過介質層Y或絕緣層M和N的通路孔V電連接。
本發(fā)明的第一方案的特點為多層互連結構14的最上部形成為電容器結構X。電容器結構X由互連層“a”組成的上部電極層、介質層Y以及由互連層“b”組成的下部電極層組成。介質層Y由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成。上部電極層“a”的預定位置形成為芯片連接焊盤aP，并通過焊料17直接連接到半導體芯片20的電極焊盤22。也就是，通過絲網(wǎng)印刷或安裝焊料球涂覆焊膏提供焊料17。使焊料17熔化連接半導體芯片20的電極突點22。通過電容器芯片20的電極上的焊料直接形成電極突點22，并基本上與電極成一體。此外，由于圖示的限制雖然圖1中沒有示出，但如下所介紹的，形成上部電極層“a”的互連層的其它位置形成為用于下部電極“b”的芯片連接焊盤bP，在與周圍絕緣并隔離(sectioned off)的區(qū)域中。它們直接與半導體芯片20的其它電極突點22相連，沒有穿過其它的互連路徑。除了焊料17的位置之外，上部電極“a”的上表面由焊料抗蝕劑19覆蓋。
參考圖2的示意性分解圖，將介紹半導體器件30中電容器X和半導體芯片20之間的一種形式的連接關系。圖2示出了從上部開始，半導體芯片20、焊料抗蝕劑層19、上部電極層“a”、介質層Y以及下部電極層“b”。在本例中，上部電極層“a”變成電源層，而下部電極層“b”變成接地層。然而，本發(fā)明不必限于此。也可以使上部電極層“a”為接地層，使下部電極層“b”為電源層。半導體芯片20實際上提供有大量的電極突點22，但為方便圖示，僅示出了四個電極突點。其中，圖中左部點畫線表示的第二個(半導體芯片20的中心)電極突點22借助焊料抗蝕劑層19的開口19h中的焊料突點17直接連接到電容器X的上部電極“a”的芯片連接焊盤ap。虛線表示的半導體芯片20的其它電極突點22直接連接到芯片連接焊盤bP，芯片連接焊盤bP通過上部電極層“a”中的絕緣環(huán)T與環(huán)繞的上部電極層“a”絕緣并隔離。這些絕緣并隔離的芯片連接焊盤bP通過提供在介質層Y中島形的導體層R連接到下部電極層“b”的連接位置bP’。
也就是，安裝在封裝10中的半導體芯片20的電極突點22，以及直接位于它們之下的芯片連接焊盤ap和bP直接連接而沒有穿過兩個外部互連路徑。
以此方式，通過本發(fā)明第一方案的半導體封裝以及使用該封裝的本發(fā)明的半導體器件，提供了這樣一種結構，其中形成在半導體封裝10內的電容器X和安裝在封裝10內的半導體芯片20直接連接，可以使半導體芯片20和電容器X之間的連接距離最小。
由于此，由半導體芯片20和電容器X之間的互連造成的電感增加基本上不會發(fā)生，并且可以有效地得到電容器X固有的去耦效果。
此外，通過高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層，電容器X的介質層Y可以形成為小于10μm的極薄層，由此電容器X可以整體地形成在封裝10內，成為極薄結構。因此，對互連圖形的設計自由度基本上沒有任何影響，同時對減小封裝的尺寸和重量沒有影響。
接下來，參考圖3到11介紹根據(jù)本發(fā)明第一方案的一個實施例的半導體封裝10和半導體器件30的制造步驟。這些圖是通過不同步驟的處理得到的結構的剖面圖。
步驟1.制備基板和形成通孔(圖3)通過鉆孔或激光處理在兩面覆銅的疊層中形成通孔18’，兩面覆銅的疊層由用銅箔“g”覆蓋在兩個表面的絕緣芯12組成。對于使用的疊層，例如使用用絕緣樹脂(環(huán)氧樹脂、聚酰亞胺樹脂、BT樹脂、PPE樹脂等)浸漬的FR-4等效物或其它玻璃纖維布。
步驟2.形成互連層和填充通孔(圖4)無電鍍銅或濺射銅在通孔18’內壁的整個表面和銅箔“g”上形成薄的供電導體層，然后電鍍銅用導體填充通孔18’并在兩個表面的銅箔“g”上形成導體層，然后一起構圖銅箔和兩個表面的導體層。由于此，得到示出的結構，其中絕緣基板12的上表面和下表面形成有互連層“d”和“e”，上表面和下表面的互連層“d”和“e”通過用導體填充的通孔18電連接。
步驟3.形成絕緣層(圖5)
通過涂覆聚酰亞胺樹脂、環(huán)氧樹脂或其它樹脂或疊置和粘貼這些樹脂片，在圖4結構的上表面和下表面形成用于互連層之間絕緣的絕緣層N和L，然后在絕緣層中形成電連接互連層的通路孔V’。通過激光處理(UV-YAG激光、CO2激光、受激準分子激光器等)形成通路孔V’。
步驟4.形成導體層并填充通孔(圖6)通過無電鍍銅、濺射銅等在圖5結構的上表面和下表面形成供電薄導體層，然后電鍍銅用導體填充通路孔V’并形成上表面導體層C’和下表面導體層f’。由于此，得到示出的結構，其中通過用導體填充的通路孔V電連接上表面和下表面的導體層c’/f’。
步驟5.形成下部電極(圖7)通過蝕刻構圖上表面和下表面的導體層c’/f’。為此，形成第二上表面互連層“c”和第二下表面互連層“f”。這些互連層“c”和“f”與第一互連層“d”和“e”在預定位置通過這些通路孔V電連接。
接下來，根據(jù)需要的互連層數(shù)量重復步驟3到步驟5。
步驟6.形成介質層(圖8)確切地重復一次步驟3到5在互連層“c”上形成絕緣層M和互連層“b”。部分互連層“b”變成最終形成的電容器的下部電極。接下來，用堿或酸清洗表面，通過電解沉積在互連層 “b”上形成介質層Y。該電解沉積如下進行。
通過混合作為絕緣樹脂的聚酰亞胺樹脂中的高介電常數(shù)無機填料粉并將膠體狀態(tài)的混合物分散在異丙醇或其它溶劑中制備電解液。用掩模(未示出)覆蓋除上表面之外形成有互連層“b”的基板并浸泡在以上電解液中，然后使用基板作為陰極側，電場施加到陽極，引起膠體電泳將無機填料和聚酰亞胺樹脂的混合電解沉積層沉積在基板的上表面上。它可以用做介質層Y?？梢酝ㄟ^將互連層“b”連接到陰極進行以此方式沉積混合電解沉積層的電解沉積。
形成混合電解沉積層的機理如下。也就是，無機填料的膠體顆粒電中性，沒有極性，但聚酰亞胺樹脂的膠體顆粒呈現(xiàn)正極性，并起陽離子的作用。電解液中存在的膠體顆粒的類型可以認為是由其上沉積有無機填料的膠體顆粒并聚集的聚酰亞胺樹脂的膠體顆粒組成。因此，由用于電泳的施加電場驅動聚酰亞胺樹脂的膠體顆粒。同時，無機填料的膠體顆粒和它們一起移動，它們到達陰極側上的基板，并沉積為兩個混合層。
由施加電流和施加時間的量可以自由地設置以此方式通過電解沉積形成的介質層Y的厚度。例如，層可以形成得極薄，例如小于10μm。
對于高介電常數(shù)無機填料，鈣鈦礦結構的陶瓷粉很合適。例如，可以使用鈦酸鋇(BaTiO3)、鋯鈦酸鉛(Pb(ZrXTi1-x)O3)、鈦酸鍶(SrTiO3)等。
聚酰亞胺樹脂具有介質性質，但通過混合到這種高介電常數(shù)無機填料中，由這兩種混合的電沉積層組成的介質層的介電常數(shù)變得相當高，并且可以通過薄介質層實現(xiàn)大容量電容器。
步驟7.形成介質層的通路孔(圖9)通過激光處理在介質層Y中形成通路孔V’。通路孔V’包括形成圖2所示導體島R的通路孔。通過UV-YAG激光、CO2激光、受激準分子激光器等進行激光處理。有時也可以通過機械鉆孔形成通路孔V’。
步驟8.形成上部電極(圖10)通過無電鍍銅、濺射銅等在圖9結構的上表面上形成供電薄導體層，然后電鍍銅用導體以填充通路孔V’(圖9)并形成上表面導體層。通過蝕刻構圖形成最上部的互連層“a”。部分互連層“a”變成電容器結構X的上部電極?；ミB層“a”的預定位置通過導體填充的通路孔V與下互連層電連接。
此外，上表面互連層“a”的預定位置也形成有芯片連接焊盤bP，芯片連接焊盤bP通過圖2所示的絕緣環(huán)T與周圍絕緣并隔離。這是通過蝕刻除去互連層“a”在構圖時形成絕緣環(huán)T的形狀，然后在蝕刻掉的部分中填充焊料抗蝕劑層來完成的。由絕緣環(huán)T環(huán)繞的部分互連層“a”變成芯片連接焊盤bP。通過蝕刻之前填充通路孔，芯片連接焊盤bP的下部形成為穿過介質層Y的導體層R(通路孔)的一部分。下端連接到下部電極層“b”的預定位置bP’。
以此方式，完成了由上部電極“a”、介質層Y以及下部電極“b”組成的電容器結構X。
步驟9.形成焊料抗蝕劑層(圖11)除了外部連接焊盤aP和fP的一部分之外，在上表面和下表面形成焊料抗蝕劑層19作為保護層。通過印刷或熱壓鍵合(真空熱壓等也可以)在整個表面上形成焊料抗蝕劑層19，然后構圖開出焊盤aP和fP的位置。
接下來，如圖1所示，通過焊料15將外部連接端子(管腳)13粘接到下表面焊盤fP，完成了根據(jù)本發(fā)明的半導體封裝。
此外，通過將半導體芯片20安裝在上表面，完成了根據(jù)本發(fā)明的半導體器件30。這是通過用焊料17將半導體芯片20的焊料突點22粘接到上表面焊盤aP和fP完成的。
在以上介紹的例子中，通過減法(在整個表面上形成層然后通過構圖除去不需要的部分的方法)形成互連層，但也可以通過加法(用掩模僅在需要的位置形成膜)形成互連層。
第二實施例圖12示出了根據(jù)本發(fā)明的半導體器件60的剖面圖，由根據(jù)本發(fā)明第一方案的半導體封裝40以及安裝其上的半導體芯片50組成。
半導體封裝40由多層互連結構44、上表面的焊料48組成的半導體芯片連接端子、以及下表面的焊料43組成的外部連接端子組成。除了焊料43的位置之外，下表面由焊料抗蝕劑41覆蓋。
多層互連結構44由借助介質層“y”或絕緣層“m”和“n”疊置的三個互連層“i”、“j”以及“k”組成?；ミB層“i”到“k”通過在需要的位置穿過絕緣層“m”和“n”的通路孔V電連接。
本發(fā)明的第一方案的特點為多層互連結構44的最上部形成有電容器結構X。電容器結構X由互連層“i”組成的上部電極層、介質層“y”以及由互連層“j”組成的下部電極層組成。介質層“y”由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成。上部電極層“i”和下部電極層“j”以各種方式在預定的位置處形成芯片連接焊盤P，并通過焊料48組成的芯片連接端子直接連接到半導體芯片50的對應電極51。也就是，熔化焊料48連接到半導體芯片50的電極51。
也就是，半導體芯片50的電極突點52安裝在封裝40上和直接形成在它們之下的電容器“X”的芯片連接焊盤iP和jP直接連接而沒有穿過兩個外部互連路徑。
以此方式，按與第一實施例的相同方式，減小了半導體芯片50和電容器“X”之間的連接距離，由此基本上可以防止由兩者之間的互連造成的電感增加，并且可以有效地得到電容器固有的去耦效果。此外，通過混合電解沉積層形成極薄的介質層“y”，由此電容器可以整體地形成在封裝40內，成為極薄結構。因此，對互連圖形的設計自由度基本上沒有任何影響，同時對減小封裝的尺寸和重量沒有影響。
接下來，參考圖13到28介紹圖12所示根據(jù)本發(fā)明第一方案半導體封裝40和半導體器件60的制造步驟。這些圖是通過不同步驟的處理得到的結構的剖面圖。應該注意以下介紹的制造步驟包括在本受讓人在日本待審專利公開(Kokai)No.2000-323613中公開的金屬基板上形成多層互連結構的方法加上根據(jù)本發(fā)明在多層互連結構的頂層上形成電容器結構的步驟。
步驟1.在金屬基板上形成絕緣層(圖13)由銅或鋁組成的金屬基板42形成在一個表面上并涂覆環(huán)氧樹脂或聚酰亞胺樹脂或疊置這些樹脂片形成絕緣層“q”。
步驟2.在絕緣層中形成開口(圖14)通過激光處理在絕緣層“q”中形成開口O1，在開口O1的下部露出金屬基板4的以上表面。
步驟3.在金屬基板中形成凹坑(圖15)在金屬基板42的另一表面形成抗蝕劑層46，然后蝕刻金屬基板42的以上開口中的露出部分在金屬基板42的表面形成凹坑47。
步驟4.在凹坑和開口中形成焊料層(圖16)
電鍍金屬基板42形成焊料層48作為供電路徑連續(xù)地填充凹坑47和開口O1。
步驟5.形成用于電容器電極的金屬層(圖17)在整個上表面上(絕緣層“q”和焊料層48上)連續(xù)地無電鍍和電鍍銅形成由用做電容器的第一電極的銅組成的金屬層i’。
步驟6.形成第一電極(圖18)通過蝕刻構圖金屬層i’形成電容器的第一電極(上部電極)“i”。
步驟7.形成介質層(圖19)形成抗蝕劑層49覆蓋絕緣層“q”和焊料層48。上部電極“i”沒有被抗蝕劑層49覆蓋并露出。接下來，用堿或酸清洗表面，通過電解沉積用抗蝕劑層49作為掩模在上部電極“i”上形成介質層“y”。進行該電解沉積的方法類似于第一實施例的方法。
步驟8.形成金屬層用做包括電容器電極的互連層(圖20)除去抗蝕劑層49，然后在整個表面上(絕緣層“q”、焊料層48以及介質層“y”)連續(xù)地無電鍍和電鍍銅形成金屬層j’，用做包括銅組成的電容器的第二電極的互連層。
步驟9.形成第二電極和互連圖形(圖21)通過蝕刻構圖金屬層j’形成包括電容器的第二電極(下部電極)的互連層“j”。為此，連續(xù)地疊置第一電極“i”、介質層“y”以及其它電極“j”以完成電容器“X”。在圖中，介質層“y”的右上部的上表面沒有互連層“j”，以將部分介質層“y”露出。在后面的步驟中在右部形成穿過介質層“y”的通路孔。
步驟10.形成絕緣層(圖22)通過涂覆環(huán)氧樹脂或聚酰亞胺樹脂或疊置這種樹脂片將絕緣層“m”形成在整個上表面上(包括第二電極等的互連層“j”的露出表面)。
步驟11.在絕緣層中形成開口9(圖23)通過激光處理在絕緣層“m”中形成開口O2，在開口O2下部露出包括第二電極的互連層“j”。應該注意在圖中，右邊的第二開口也穿過了介質層“y”的右邊露出部分以露出下部的互連層“j”上表面。
步驟12.形成金屬層9(圖24)連續(xù)地無電鍍和電鍍銅形成金屬層k’，覆蓋絕緣層“m”并填充開口O2。
步驟13.形成通路孔和互連層(圖25)通過蝕刻構圖金屬層k’，形成通路孔V和互連層“k”。
步驟14.再形成絕緣層和互連層(圖26)通過重復以上步驟10到步驟13需要的次數(shù)，得到需要的多層互連結構。在示出的實施例中，僅重復一次這些步驟以在上表面上形成絕緣層“n”和用于外部連接端子的焊盤P。
步驟15.形成外部連接端子(圖27)通過焊料抗蝕劑層41覆蓋除焊盤P之外的整個上表面，然后焊料球43接合在焊盤P上作為外部連接端子。
步驟16.除去金屬基板(圖28)在前述步驟的圖中顛倒朝下的狀態(tài)示出了該圖。在該步驟，除去了抗蝕劑層46，然后通過蝕刻除去金屬基板42。使用蝕刻金屬基板42(銅或鋁)但不蝕刻焊料48的蝕刻劑進行該蝕刻。為此，在絕緣層“q”的表面露出在金屬基板42的凹坑47(圖15)中填充的焊料48，并形成半導體芯片連接突點。由此，完成了本發(fā)明第一方案的半導體封裝40。
步驟17.安裝半導體芯片(圖12)在預定的焊料突點48設置半導體芯片50的電極51。熔化焊料突點48并固化以粘結半導體芯片的電極51和突點48。由于此，完成了由本發(fā)明的第一方案的半導體封裝40和安裝其內的半導體芯片50組成的本發(fā)明的半導體器件60。
在以上第一實施例和第二實施例中介紹的本發(fā)明第一方案的半導體封裝和半導體器件代表了本發(fā)明的最佳方式，減小了半導體芯片和電容器之間的連接距離。
然而，本發(fā)明不限于這種最佳方式。通過下面將介紹的本發(fā)明的第二方案可以有效地得到與常規(guī)的結構相比改進了半導體芯片和電容器臨近效應。
第三實施例圖29示出了根據(jù)本發(fā)明的半導體器件130的局部剖面圖，由根據(jù)本發(fā)明第二方案的第一實施例的半導體封裝110以及安裝其上的半導體芯片120組成。
根據(jù)本發(fā)明第二方案的半導體封裝110由上表面和下表面提供有多層互連結構114和116的絕緣基板112組成。提供通孔118穿過絕緣基板112以電連接上表面多層互連結構114的最低層a4和下表面多層互連結構116的最頂層a5。
該結構的目的是在基板的兩個表面上同時并平行地連續(xù)疊加多層互連結構保持疊置在絕緣基板的兩個表面上的層數(shù)不變的制造工藝中防止基板翹曲。
下表面多層互連結構16為借助絕緣層M3和M4疊置的三個互連層a5、a6和a7組成的結構。最下面互連層a7的預定位置形成有外部連接焊盤a7P。通過焊料115結合到外部連接端9(管腳)113。示出的六個管腳113包括例如左端的接地端子(GR)、中心的四個信號端子(S)、以及右端的電源端子(P)。除了焊料115的位置之外，下表面多層互連結構116的下表面由焊料抗蝕劑111覆蓋。
上表面多層互連結構114由借助絕緣層M1和M2或介質層Y0疊置的四個互連層a1、a2、a3以及a4組成?；ミB層a1到a4通過在需要的位置穿過介質層Y0或絕緣層M1和M2的通路孔V電連接。
本發(fā)明的第二方案的特點為上表面多層互連結構114包括電容器結構X0。電容器結構X0由互連層a2組成的上部電極層、介質層Y0以及由互連層a3組成的下部電極層組成。介質層Y0由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成。上部電極層a2和下部電極層a3的預定位置連接在穿過通路孔V形成在最上互連層a1上分開的預定位置處。預定位置形成芯片連接焊盤a1P，并通過焊料177連接到半導體芯片120的電極突點122。也就是，通過絲網(wǎng)印刷或安裝焊料球涂覆焊膏提供焊料117。使焊料117熔化連接半導體芯片120的電極突點122。通過電容器芯片120的電極上的焊料直接形成電極突點122，并基本上與電極成一體。
以此方式，本發(fā)明第二方案的半導體封裝和使用該封裝的半導體器件提供有用于連接電容器結構X0的上部電極(互連層a2)和下部電極(互連層a3)的芯片連接焊盤a1P和平面圖中與電容器結構X0重疊的上表面多層互連結構的區(qū)域中的半導體芯片120的電極突點122。由于此，與常規(guī)的芯片電容器或其它電容器的結構相比，可以極大地縮短半導體芯片和電容器之間的連接距離。
也就是，在過去，芯片電容器或其它電容器設置在遠離上表面多層互連結構的上表面半導體芯片的其它區(qū)域中。當將芯片電容器或其它電容器設置在與半導體芯片相同的上表面?zhèn)壬蠒r，連接距離變成幾個mm的數(shù)量級，對應于芯片的平面尺寸，當將電容器設置在與半導體芯片相對的下表面?zhèn)葧r，連接距離變成約0.2mm到0.8mm(200μm到800μm)，對應于絕緣層的厚度。
與此相反，采用本發(fā)明第二方案的結構，電容器結構提供在與半導體芯片相同的上表面?zhèn)鹊亩鄬踊ミB結構內。此外，與半導體芯片的連接焊盤提供在與平面圖中電容器結構重疊的區(qū)域內，因此，即使是最大的連接距離也沒有超過上表面多層互連結構的厚度。上表面多層互連結構的厚度包括20μm左右的絕緣層和15μm左右的互連層。上表面多層互連結構114的厚度變成絕緣層(M1+M2＝40μm)、包括電極層(a1+a2+a3+a4＝60μm)的互連層以及介質層Y0(10μm)的總厚度或110μm。
更具體地參考半導體芯片120和電容器結構X0之間的連接距離，從電容器結構X0的下部電極a3(遠離半導體芯片120的電極)到要連接到半導體芯片120的電極122的互連層a1的連接距離對應于介質層Y0(10μm)、上部電極a2(15μm)、絕緣層M1(20μm)、以及互連層a1(15μm)的總厚度，也就是60μm。
相反，如果象過去一樣將芯片電容器安裝在例如下表面?zhèn)龋敲唇^緣基板的厚度(200到800μm)的厚度進一步增加到上部和下部多層互連結構114和116的總厚度(在等效于圖29的結構中，即使最小時約200μm)，所以半導體芯片和電容器之間的連接距離變成約400μm到1000μm(1mm)。
以此方式，根據(jù)本發(fā)明的第二方案，雖然沒有和本發(fā)明的第一方案中一樣縮短得最多，但與常規(guī)結構相比，可以極大地縮短半導體芯片和電容器之間的連接距離。此外，按與本發(fā)明第一方案中的相同方式，可以確?；ミB圖形的設計自由度。以此方式，即使采用本發(fā)明第二方案的半導體封裝和半導體器件，也可以得到實際相當有利的效果。
此外，根據(jù)本發(fā)明的第二方案，電容器結構不局限于一層。即使疊置多層，也可以得到縮短常規(guī)結構的連接距離的效果。
圖30示出了根據(jù)本發(fā)明的半導體器件130’的局部剖面圖，由具有疊置在一起的兩層電容器結構的本發(fā)明第二方案的半導體封裝110’以及安裝其上的半導體芯片120組成。也就是，該結構具有疊置在上表面多層互連結構114’內的兩個電容器結構X1和X2。上表面多層互連結構114’具有借助絕緣層M1、M2和M3或介質層Y1和Y2疊置的六個互連層a1到a6。電容器結構X1由互連層a2組成的上部電極、介質層Y1、互連層a3組成的下部電極組成。電容器結構X2由互連層a4組成的上部電極、介質層Y2、互連層a5組成的下部電極組成。
下表面多層互連結構116’為借助絕緣層M4到M6疊置的四個互連層a7到a10組成的結構。最下部的互連層a10P的預定位置形成為外部連接焊盤a10P。
對于其余的結構，與圖29中相同的參考數(shù)字表示的部分的介紹與在該圖中進行的介紹一樣。
如圖30所示，即使提供了兩層電容器結構，當采用圖29的電容器結構1的層類型加上表面電容器結構X1的下部電極a3(15μm)、隔開上部和下部電容器結構X1和X2的絕緣層M2(20μm)、下表面電容器結構X2的上部電極a4(15μm)、以及介質層Y2(10μm)的總厚度60μm時，從半導體芯片120到較遠的下表面的電容器結構X2的下部電極a5的連接距離對應于60μm的連接距離，也就是，120μm。
相反，在常規(guī)的結構中，當對應于圖30的結構疊置多個多層互連時，該距離對應于以上提到的400μm到1000μm(1mm)加上部互連結構的互連層2(15μm×2＝30μm)、兩層絕緣層(20μm×2＝40μm)、底層互連結構的一層互連層(15μm)以及一層絕緣層(20μm)約100μm的總厚度，或500μm到1100μm(1.1mm)的總厚度。
因此，即使提供圖30所示的兩層電容器結構，根據(jù)本發(fā)明的第二方案，與常規(guī)結構相比，可以極大地縮短連接距離。當然，類似地可以確保互連圖形的設計自由度。
接下來，將參考圖31到38介紹本發(fā)明的第二方案的第一實施例的半導體封裝110和半導體器件130的制造步驟。這些圖是由不同步驟的處理得到的結構剖面圖。應該注意圖31到38中參考數(shù)字的下部兩位對應于圖3到11中介紹第一實施例中的步驟使用的參考數(shù)字的部分可以通過類似于圖3到11的對應部分的材料和形成方法形成。
步驟1.制備基板、形成通孔以及形成互連圖形(圖31)通過進行類似于第一實施例的步驟1到2(圖3和圖4)的處理，絕緣芯112的上表面和下表面提供有互連a4和a5。上和下互連層a4/a5通過填充有導體的通孔118電連接。
步驟2.形成絕緣層(圖32)進行類似于第一實施例的步驟3(圖5)的處理，用于互連層之間絕緣的絕緣層M2和M3形成在上表面和下表面互連層a4和a5上，然后通路孔V’形成在絕緣層M2和M3中，用于互連層之間的電連接。
圖3.形成下部電極并填充通路孔(圖33)通過進行類似于第一實施例的步驟4到5的處理(圖6到7)，上表面和下表面絕緣層M2和M3形成有導體層，通路孔V’由導體填充形成通路孔V。接下來，蝕刻上表面導體層形成電容器結構X2的下表面電極a3(圖29)。蝕刻之后，下表面導體層a6’由掩模K覆蓋并且沒有被蝕刻。當在后一步驟中形成介質層時，它用做供電層。
步驟4.形成介質層(圖34)按與第一實施例相同的方式進行電解沉積在下部電極a3上形成介質層Y0，把下表面介質層a6’用做供電層。
步驟5.形成介質層的通路孔(圖35)使用激光處理在介質層Y0中形成通路孔V’。
步驟6.形成上部電極(圖36)進行類似于第一實施例的步驟8(圖10)提供掩模K的處理，填充通路孔V’形成通路孔V，導體層形成在介質層Y0上，然后除去掩模K，同時蝕刻導體層和下表面導體層a6’形成上部電極a2和下部互連層a6。由于此，完成了作為上表面多層互連結構一部分的電容器結構X0，該電容器結構X0由上部電極a2、介質層Y0、以及下部電極a3組成。
步驟7.形成絕緣層/互連層通過再重復一次步驟2和3，在上表面和下表面疊置(疊加)一組絕緣層M1和互連層a1以及一組絕緣層M4和互連層a7。這里，示出了在上表面和下表面增加另一互連層的情況。根據(jù)需要的互連層的數(shù)量重復一定次數(shù)的步驟2和3。
步驟8.形成焊料抗蝕劑層(圖38)通過進行類似于第一實施例的步驟9(圖11)的處理，除了芯片連接焊盤a1P和外部連接端焊盤a7P部分之外，形成焊料抗蝕劑層119和111作為保護層。將焊盤部分a1P和a7P連續(xù)地鍍鎳(Ni)和金(Au)。由于此，基本上同時完成了上表面多層互連結構114和下表面多層互連結構116。
步驟9.完成半導體封裝及半導體器件(圖29)接下來，如圖29所示，通過焊料115將管腳113和其它的外部連接端子粘結到下表面外部連接端焊盤a7P以完成半導體封裝110。此外，通過焊料117將半導體芯片120的電極端122粘結到上表面芯片連接焊盤a1P以安裝半導體芯片120，由此完成了半導體器件130。
以上，根據(jù)本發(fā)明的第二方案，介紹了在上表面多層互連結構僅提供一個電容器結構的半導體封裝110和半導體器件130(圖29)的制造工藝。
如圖30所示，根據(jù)本發(fā)明第二方案的疊置兩個電容器結構的半導體封裝110’和半導體器件130’的結構基本上與以上的相同，但通過進行步驟4到7(圖34到圖37)兩次，形成了電容器結構X2(下部電極a5、介質層Y2以及上部電極a4)、電容器結構X1(下部電極a3、介質層Y1以及上部電極a2)以及兩者之間的絕緣層M2。由于此，形成了包括兩個疊置電容器結構X1和X2的內部上表面多層互連結構114’。此外，在對應于上表面電容器結構的一層的互連層的下表面添加一個互連層。與制造圖29的步驟相同的方式進行其余的步驟。
應該注意圖30示出了兩層電容器結構的一個例子，但通過重復步驟4到7(圖34到37)，可以提供三層或更多層的電容器結構。此時，優(yōu)選增加對應于電容器結構的增加層數(shù)的下部多層互連結構的互連層數(shù)。也就是，通過在絕緣基板的兩個表面同時和平行地疊加多層互連結構，疊置在基板兩個表面層數(shù)能保持平衡并且可以防止在制造工藝中發(fā)生基板翹曲。
總結本發(fā)明的效果，提供一種半導體封裝，能確?；ミB圖形的設計自由度，極大地提高了電容器和半導體芯片之間接近的程度，并能夠減小封裝的尺寸和重量，還提供了半導體封裝的制造方法及使用半導體封裝的半導體器件。
雖然參考為了說明的目的選擇的具體實施例介紹了本發(fā)明，但顯然本領域中的技術人員可以做出大量的修改同時不脫離本發(fā)明的基本概念和范圍。
權利要求
1.一種半導體封裝，提供有多層互連結構，將半導體芯片安裝在它的上表面上，其中多層互連結構的最上面疊置結構包括電容器結構，該電容器結構具有由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成的介質層，并且包括將上部電極和下部電極與所述半導體芯片的電極直接連接的芯片連接焊盤。
2.一種半導體封裝，包括一絕緣基板，在該絕緣基板的上表面和下表面提供有多層互連結構，將半導體芯片安裝在上表面多層互連結構的上表面上，其中上表面多層互連結構包括電容器結構，該電容器結構具有由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成的介質層，所述上表面多層互連結構的最上層包括將上部電極和下部電極與半導體芯片的電極相連的芯片連接焊盤，所述半導體芯片位于平面圖中與所述電容器結構重疊的區(qū)域中。
3.根據(jù)權利要求2中的半導體封裝，其中所述上表面多層互連結構包括多個疊置的電容器結構。
4.根據(jù)權利要求1到3中任何一個的半導體封裝，其中所述無機填料為具有鈣鈦礦結構的陶瓷粉。
5.根據(jù)權利要求1到3中任何一個的半導體封裝，其中所述絕緣樹脂為聚酰亞胺樹脂。
6.一種由權利要求1到3中任何一個的半導體封裝和在它的電極處直接連接到芯片連接焊盤的半導體芯片組成的半導體器件。
7.一種半導體封裝的制造方法，該半導體封裝提供有多層互連結構，將半導體芯片安裝在它的上表面上，該方法包括在所述多層互連結構的最上面疊置結構中形成電容器結構的步驟，所述電容器結構形成步驟包括在所述最上面疊置結構的最下層處形成用作所述電容器結構的下部電極的導體層，使用以膠體狀態(tài)分散的高介電常數(shù)的無機填料和絕緣樹脂組成的電解液通過電解沉積在所述下部電極上形成所述無機填料和所述絕緣樹脂組成的混合電解沉積層作為所述電容器結構的介質層，在所述介質層上形成用作所述電容器結構上部電極的導體層，以及在所述電容器結構內形成芯片連接焊盤用于將所述上部電極和所述下部電極與所述半導體芯片的電極直接連接。
8.一種半導體封裝的制造方法，該半導體封裝包括一絕緣基板，在該絕緣基板上表面和下表面提供有多層互連結構，將半導體芯片安裝在上表面多層互連結構的上表面上，該方法包括在上表面多層互連結構中形成電容器結構的步驟，所述電容器結構形成步驟包括形成用作所述電容器結構的下部電極的導體層，使用以膠體狀態(tài)分散的高介電常數(shù)的無機填料和絕緣樹脂組成的電解液通過電解沉積在所述下部電極上形成所述無機填料和所述絕緣樹脂組成的混合電解沉積層作為所述電容器結構的介質層，在所述介質層上形成用作所述電容器結構上部電極的導體層，以及形成芯片連接焊盤將所述上部電極和所述下部電極與半導體芯片的電極進行連接，所述半導體芯片位于平面圖中與所述電容器層重疊的所述上表面多層互連結構的最上層的區(qū)域中。
9.根據(jù)權利要求8的半導體封裝的制造方法，還包括通過疊置多層形成所述電容器結構的步驟。
全文摘要
一種半導體封裝，提供有多層互連結構，將半導體芯片安裝在它的上表面上，其中多層互連結構的最上面疊置結構包括電容器結構，該電容器結構具有由高介電常數(shù)的無機填料和絕緣樹脂的混合電解沉積層組成的介質層，并包括將上部電極和下部電極與半導體芯片的電極直接連接的芯片連接焊盤，由此確保了互連圖形的設計自由度，極大地提高了電容器和半導體芯片之間接近的程度，并且封裝可以制得更小同時重量更輕，還提供了半導體封裝的制造方法及使用半導體封裝的半導體器件。
文檔編號H05K3/46GK1487583SQ0315598
公開日2004年4月7日 申請日期2003年8月27日 優(yōu)先權日2002年8月27日
發(fā)明者清水規(guī)良, 六川昭雄, 雄, 廣, 飯島隆廣 申請人:新光電氣工業(yè)株式會社