專(zhuān)利名稱(chēng)：用于cmos的應(yīng)變晶體管集成的制作方法
技術(shù)領(lǐng)域：
電路器件及電路器件的制造和結(jié)構(gòu)。
背景技術(shù)：
提高基片上電路器件(例如，在諸如硅的半導(dǎo)體基片上的集成電路(IC)晶體管、電阻器、電容器等)的性能通常是在設(shè)計(jì)、制造和操作這些器件時(shí)所考慮的主要因素。例如，在設(shè)計(jì)和制造或構(gòu)造諸如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)中所常用的金屬氧化物(MOS)晶體管半導(dǎo)體器件時(shí)，常常需要增加N型MOS器件(NMOS)溝道中電子的移動(dòng)和增加P型MOS器件(PMOS)溝道中正電荷空穴的移動(dòng)。


本發(fā)明的各個(gè)實(shí)施例通過(guò)示例說(shuō)明，但并不受到附圖的限制，在附圖中相似標(biāo)號(hào)指示相似元件。應(yīng)注意，對(duì)本說(shuō)明書(shū)中本發(fā)明“一”實(shí)施例的引用并非必需是同一實(shí)施例，而表示至少一個(gè)實(shí)施例。
圖1是一部分半導(dǎo)體基片襯底的橫截面示圖。
圖2是基片上形成緩變(graded)硅鍺材料層之后圖1所示的半導(dǎo)體基片。
圖3示出在緩變硅鍺材料區(qū)域之間形成電絕緣材料之后圖2所示的半導(dǎo)體基片。
圖4示出硅材料層在選擇性沉積在緩變硅鍺材料的第一區(qū)域上之后圖1所示的半導(dǎo)體基片。
圖5示出硅鍺材料層在選擇性沉積在緩變硅鍺材料的第二區(qū)域上之后圖1所示的半導(dǎo)體基片，其中硅鍺材料具有比緩變硅鍺材料在第二區(qū)域上更高的鍺濃度。
圖6示出在選擇性沉積硅和選擇性沉積硅鍺材料上形成高介電常數(shù)材料層之后圖1的半導(dǎo)體基片。
圖7示出在選擇性沉積硅材料中形成NMOS器件和在選擇性沉積硅鍺材料中形成PMOS器件之后圖1所示的半導(dǎo)體基片。
具體實(shí)施例方式
圖1是半導(dǎo)體襯底基片的局部橫截面示圖。如圖1所示，硅基片110可包括由多晶硅、單晶硅形成或生長(zhǎng)、或用于形成諸如硅晶片的硅襯底或基片的各種其它適當(dāng)技術(shù)。例如，根據(jù)各實(shí)施例，襯底110可通過(guò)使單晶硅基片材料生長(zhǎng)厚度H0為100埃到1000埃之間的純硅來(lái)形成。
圖2是在基片上形成緩變硅鍺(SiGe)材料層之后圖1所示的半導(dǎo)體基片。圖2示出在基片襯底110的頂部形成緩變硅鍺的基片材料120。例如，基片材料120可以是通過(guò)諸如半導(dǎo)體器件制造腔室的腔室內(nèi)的緩變弛豫SiGe的化學(xué)氣相沉積(CVD)外延生長(zhǎng)所制成的緩變弛豫硅合金材料層。更具體地說(shuō)，這種CVD生長(zhǎng)可通過(guò)將基片襯底110置入腔室、在5標(biāo)準(zhǔn)升每分鐘(SLM)到50SLM之間的氫氣環(huán)繞流中將腔室內(nèi)加熱到500℃～1000℃之間的溫度、(諸如通過(guò)大氣壓減壓)使該腔室的壓力處于10～200托之間、使硅先驅(qū)體(precursor)(比如在此所述的硅先驅(qū)體)以50～500SCCM的流速流入腔室、并將鍺先驅(qū)體的流速?gòu)?SCCM緩慢增加到足以使上表面129具有10％～35％之間百分比的鍺的最終流速流入腔室來(lái)完成的。更特別地，鍺先驅(qū)體流可增加到足以使鍺從諸如下表面121的0％初始濃度的緩變?cè)黾拥街T如上表面129的20～30％的最終鍺濃度，其中鍺濃度的緩變速率為在深度上每毫米(諸如厚度H3中的每毫米)10％鍺。根據(jù)各實(shí)施例，基片材料120可被視為在諸如上表面129上具有5～20％的最終鍺濃度的鍺濃度。
于是，根據(jù)各實(shí)施例，緩變硅鍺材料的緩變速率和/或厚度可變化，以提供由下表面121上開(kāi)始的選定緩變速率所導(dǎo)致的上表面129的最終選定鍺濃度。此外，根據(jù)各實(shí)施例，緩變速率可通過(guò)緩變中的持續(xù)變化、緩變中的線性變化、緩變中的非線性變化、和/或基片材料120中鍺度的階躍緩變變化來(lái)建立。具體地說(shuō)，例如，可增加鍺先驅(qū)體流，使得緩變的速率可平穩(wěn)連續(xù)地增加，或者使緩變速率可具有基片材料120中鍺濃度的每1000～2000埃1％～2％之間增量的急劇階躍緩變變化。此外，根據(jù)各實(shí)例，鍺先驅(qū)體的初始流速、鍺先驅(qū)體的流速增加、以及鍺先驅(qū)體的最終流速可取決于(比如上表面129的)的基片材料120中鍺的期望最終目標(biāo)濃度、在形成期間使用的溫度、以及鍺先驅(qū)體的濃度來(lái)選擇并廣泛變化。
例如，在一實(shí)施例中，鍺先驅(qū)體可以是鍺烷(GeH4)，并可在流速上隨時(shí)間線性地或非線性地增加，以使上表面129具有所選定的鍺百分比。此外，鍺先驅(qū)體可以用H2稀釋的鍺烷先驅(qū)體，或者可以是增加到100SCCM或以下的最終流速的純鍺烷。實(shí)際上，有可能將鍺先驅(qū)體的流速增加到使所生長(zhǎng)的弛豫緩變硅鍺薄膜在上表面129為100％鍺。
類(lèi)似地，根據(jù)各實(shí)施例，基片材料120可以是具有從下表面121的0％增加到上表面120的10％～30％的緩變濃度的緩變弛豫硅鍺材料，其中緩變速率為在深度(諸如與厚度H3相關(guān)的深度)上每毫米增加5％～15％的鍺。緩變弛豫硅鍺包括“弛豫”狀態(tài)的緩變硅鍺，諸如其中SiGe結(jié)構(gòu)(基片襯底110加基片材料120)中的硅和鍺分子的對(duì)準(zhǔn)具有相對(duì)較少的錯(cuò)位、甚至Ge的百分比緩變?cè)黾?比如通過(guò)平滑或階躍緩變?cè)黾?。
此外，根據(jù)各實(shí)施例，形成緩變弛豫硅鍺可包括在基片材料120的CVD外延生長(zhǎng)期間HCl在50SCCM～100SCCM之間的流動(dòng)。例如，足夠量的HCl可在形成基片材料120期間引入，以增加或改進(jìn)上表面129的平整度、減少或控制在弛豫硅鍺生長(zhǎng)期間發(fā)展的所謂“網(wǎng)狀線”(諸如減少上表面129上可歸因于沉積期間硅鍺分子的弛豫的十字形應(yīng)變或網(wǎng)格圖案)。此外，根據(jù)各實(shí)施例，盡管上述基片材料120是由緩變硅鍺所形成的，但基片材料120可通過(guò)CVD外延伸展、超高真空(UHV)CVD外延生長(zhǎng)、和/或各種適當(dāng)硅合金(比如硅鍺)的分子束外延(MBE)外延生長(zhǎng)而形成。因而，例如，基片材料120可通過(guò)各種適當(dāng)硅合金材料的充分CVD形成，以形成具有厚度為1～3毫米之間的硅合金材料緩變弛豫層，諸如通過(guò)硅鍺的CVD形成具有2毫米的厚度H3的緩變基片材料120。此外，基片材料120可通過(guò)適當(dāng)?shù)膶愚D(zhuǎn)移/粘合技術(shù)形成，諸如絕緣體上基片SiGe(SGOI)處理，其中通過(guò)由適當(dāng)處理在大塊基片上生長(zhǎng)SiGe、然后將SiGe的弛豫頂層轉(zhuǎn)移到不同基片(諸如可以是二氧化硅晶片的基片襯底110)來(lái)準(zhǔn)備弛豫SiGe基片，以形成基片材料120。基片材料120還被視為可以是非緩變的硅合金材料。
圖2還示出上表面129具有第一區(qū)域123和第二區(qū)域125的基片材料120，這些區(qū)域適用于沉積晶體管器件半導(dǎo)體溝道材料。例如，圖3示出在緩變硅鍺材料的區(qū)域之間形成電絕緣材料之后圖2所示的半導(dǎo)體基片。圖3示出第一區(qū)域123和第二區(qū)域125之間的線溝槽絕緣(STI)材料130。盡管圖3示出第一區(qū)域123和第二區(qū)域125之間的STI材料130，但可預(yù)期足以使CMOS器件的P型阱與CMOS器件的N型阱相隔離的各種適當(dāng)電性能絕緣材料和結(jié)構(gòu)。
然后，根據(jù)各實(shí)施例，基片材料120可在第一區(qū)域123上摻雜硼和鋁之一，以形成諸如用于CMOS器件的NMOS晶體管的具有正電荷的P型阱區(qū)域122。類(lèi)似地，基片材料120可在第二區(qū)域125上摻雜磷、砷、和/或銻，以形成諸如用于CMOS器件的PMOS晶體管的具有負(fù)電荷的N型阱區(qū)域124。為了有選擇地?fù)诫s第一區(qū)域123和第二區(qū)域125，可將掩模置于非選定區(qū)域上以防止沉積物質(zhì)被引入到非選定的區(qū)域。
在基片材料120中形成P型阱區(qū)域122和N型阱區(qū)域124之后，可形成具有厚度適合于基片材料120的第一區(qū)域123上第一電路器件的第一溝道的硅材料層，以限定基片材料120的第一界面表面。此外，可形成適用于基片材料120的第二區(qū)域125上第二電路器件的第二溝道的硅鍺層，以限定基片材料120的第二界面表面。例如，圖4示出了在緩變硅鍺材料的第一區(qū)域上的選擇性沉積硅材料層之后圖1所示的半導(dǎo)體基片。圖4示出了在基片材料120的第二區(qū)域125上形成的第一介質(zhì)層140。根據(jù)各實(shí)施例，第一介質(zhì)層140可由諸如抗蝕刻和/或介質(zhì)材料的材料形成，包括二氧化硅(SiO2)、氮化硅(Si3N4)、抗蝕刻介質(zhì)、或其它適當(dāng)介質(zhì)。
在形成第一介質(zhì)層140之后，可在基片材料120的第一區(qū)域123上形成第一層150。例如，如圖4所示，第一層150是由拉伸應(yīng)變硅的選擇性CVD外延生長(zhǎng)所形成的硅材料外延層，諸如可承受由于比第一區(qū)域123上弛豫緩變硅鍺基片材料120的晶格間距小的硅材料晶格間距所引起的在箭頭152和154方向上的拉伸應(yīng)變的硅層。硅層的選擇性CVD外延生長(zhǎng)可包括將不具第一層150的結(jié)構(gòu)400置入腔室、在5SLM～50SLM之間的氫氣環(huán)繞流中將腔室內(nèi)加熱到600℃～900℃之間的溫度、(諸如通過(guò)大氣壓或減壓)使該腔室的壓力處于10～200托之間、并使硅先驅(qū)體以50～500SCCM的流速流入腔室以形成厚度H1為10納米～20納米之間的硅材料外延層。例如，第一層150可具有這樣的厚度，從而在第一區(qū)域123上的第一層150與基片材料120的上表面129相耦合所限定的第一界面上足以避免第一層150和基片材料120之間的錯(cuò)位、錯(cuò)合或絲狀錯(cuò)位。
更具體地說(shuō)，形成第一層150可包括流入二氯甲硅烷(SiH2Cl2)，以選擇性地沉積具有100～1000埃厚度純硅的硅材料。此外，可期望形成第一層150可包括諸如通過(guò)在拉伸應(yīng)變硅的選擇性CVD外延生長(zhǎng)期間流入HCl，引入50～500SCCM之間的HCl(比如上述與形成基片材料120相關(guān))。此外，根據(jù)各實(shí)施例，盡管如上所述第一層150可通過(guò)CVD外延生長(zhǎng)形成，但第一層150可通過(guò)其它適當(dāng)工藝來(lái)形成，包括本文所述的UHV CVD外延生長(zhǎng)、SGOI、和/或MBE外延生長(zhǎng)，以形成硅層。
同樣，根據(jù)各實(shí)施例，第一層150可包括在第一區(qū)域123上形成時(shí)承受拉伸應(yīng)變的其它適當(dāng)硅材料。
在形成第一層150之后，第二介質(zhì)層可在第一層150上形成，然后可在基片材料120的第二區(qū)域125上形成適用于第二電路器件的第二溝道的硅鍺材料層。例如，圖5示出在緩變硅鍺材料的第二區(qū)域上的選擇性沉積硅鍺材料層之后圖1所示的半導(dǎo)體基片，其中硅鍺材料具有比緩變硅鍺材料在第二區(qū)域上更高的鍺濃度。圖5示出適用于在緩變硅鍺基片材料120的第二區(qū)域125上形成的第二電路器件的第二溝道的不同第二層160，以及在第一區(qū)域123的第一層150上共同形成的第二介質(zhì)層142。根據(jù)各實(shí)施例，第二介質(zhì)層142可在第一層150的表面上共同地沉積，因?yàn)榈诙橘|(zhì)層142的厚度全部一致，并符合第一層150表面的外形。
特別地，圖5示出第二層160，諸如可通過(guò)壓縮應(yīng)變硅鍺的選擇性CVD外延生長(zhǎng)形成的硅合金材料外延層。例如，通過(guò)將不具第二層160的結(jié)構(gòu)500置入腔室，在5SLM～50SLM之間氫氣環(huán)繞(H2)流中使腔室內(nèi)加熱到500℃～800℃之間的溫度、(諸如通過(guò)大氣壓或減壓)使該腔室的壓力處于10～200托之間、使硅先驅(qū)體以50～500SCCM的流速流入腔室并以高達(dá)100SCCM(未加稀釋的)流速使先驅(qū)體流入，以使第二層160具有20％～60％之間百分比的鍺。因而，可形成諸如具有足夠鍺百分比的第二層160，以使第二層160可承受由于比第二區(qū)域125上緩變硅鍺基片材料120的晶格間距大的硅合金材料外延層的晶格間距所引起的在箭頭162和164方向的壓縮應(yīng)變。具體地，第二層160的形成可包括鍺先驅(qū)體以這樣的速度流動(dòng)，使第二層160為厚度H2在10納米～20納米之間的硅鍺材料外延層。因此，第二層160可具有這樣的厚度，從而在第二區(qū)域125上的第二層160與基片材料120的上表面129相耦合的限定的第二界面上足以避免錯(cuò)位、錯(cuò)合或絲狀錯(cuò)位。
可以理解，使硅先驅(qū)體流動(dòng)用于形成第二層160可包括以諸如上述相對(duì)于流動(dòng)硅先驅(qū)體形成基片初底110和第一層150的速率來(lái)使先驅(qū)體流入或流動(dòng)。更具體地，例如，上述用于形成第二層160的硅先驅(qū)體可以是在與鍺先驅(qū)體流入組合時(shí)以足夠使硅鍺材料形成來(lái)提供具有厚度H2為100～1000埃硅鍺材料的第二層160的速率流入的二氯甲硅烷(SiH2Cl2)。類(lèi)似地，與形成第二層160相關(guān)的上述鍺先驅(qū)體的流入可包括使鍺先驅(qū)體流入、或以與上述流入的鍺先驅(qū)體相關(guān)的流速使鍺先驅(qū)體流入，以形成緩變的硅鍺基片材料120。具體地說(shuō)，例如，所流入的鍺先驅(qū)體而形成第二層160可包括使鍺烷(GeH4)流入而足以使第二層160具有選定百分比的鍺和選定厚度(比如通過(guò)與形成與形成圖2的緩變硅鍺基片材料相關(guān)地使鍺烷流入)。
此外，可期望形成第二層160可包括引入50～500SCCM之間的HCl，如上述與形成圖4第一層150相關(guān)。另外，根據(jù)各實(shí)施例，盡管上述第二層160為由緩變硅鍺形成，但第二層160可通過(guò)各種適當(dāng)硅合金(例如硅鍺)的CVD外延生長(zhǎng)、UHV CVD外延生長(zhǎng)、SGOI、和/或MBE外延生長(zhǎng)來(lái)形成。
除了在上述第一區(qū)域123和第二區(qū)域125上摻雜之外，根據(jù)各實(shí)施例，可用“自對(duì)準(zhǔn)”(self-aligned)方式進(jìn)行摻雜，諸如不用附加掩模的方式。例如，圖4所示的第一介質(zhì)140可在圖3的晶片300上沉積(例如包括第一區(qū)域123和第二區(qū)域125)。然后，保護(hù)層(例如光致抗蝕劑)可旋涂并暴露在P阱122上。然后去除保護(hù)層并蝕刻第一介質(zhì)140，以暴露P阱122上的第一區(qū)域123。然后，可進(jìn)行離子注入以摻雜P阱122(比如用上述用于摻雜第一區(qū)域123的摻雜物)。從晶片300剝?nèi)ナＯ碌谋Ｗo(hù)層，且第一層150如圖4所示地選擇性沉積。此外，當(dāng)形成第二介質(zhì)142和第二層160時(shí)可使用相似工藝來(lái)?yè)诫s第二區(qū)域125(比如用上述用于摻雜第二區(qū)域125的摻雜物)，并產(chǎn)生圖5所示的結(jié)構(gòu)?？梢岳斫猓鲜瞿承白詫?duì)準(zhǔn)”摻雜工藝的順序可顛倒。
此外，根據(jù)各實(shí)施例，對(duì)松弛豫硅鍺基片材料中(比如，諸如通過(guò)平滑或階躍緩變Ge百分比增加的、具有Ge百分比增加的基片材料120)鍺的增加百分比或緩變濃度，以及緩變弛豫硅鍺基片材料和溝道SiGe之間界面上鍺的突然增加(諸如在第二區(qū)域125上具有比基片材料120高例如10％～30％之間鍺百分比的第二層160上的突然增加)進(jìn)行區(qū)分。因而，溝道SiGe材料(例如第二層160)可形成與緩變弛豫基片材料SiGe的相干對(duì)準(zhǔn)(比如在基片材料120的第二區(qū)域125；其中基片材料120也可在緩變基片內(nèi)諸如沿厚度H3相干對(duì)準(zhǔn))，但由于基片/溝道界面處(比如第二區(qū)域125接觸第二層160之處)溝道材料和基片材料之間鍺百分比的躍變而將承受壓縮應(yīng)變162和164。另外，盡管以上對(duì)形成第二層160的描述集中于形成硅鍺層，但根據(jù)各實(shí)施例。第二層160可由各種適當(dāng)硅合金材料形成，諸如通過(guò)這種材料的選擇性外延CVD。
注意，第一層150和/或第二層160可在形成第一區(qū)域123和第二區(qū)域125之間的電絕緣區(qū)域之后(比如在形成STI材料130之前)形成，使得用于形成電絕緣區(qū)域的高溫處理將不是減少選定厚度、或第一層150中拉伸應(yīng)變和/或第二層160中壓縮應(yīng)變的引入弛豫的一個(gè)因素。此外，可以理解，第一層150和/或第二層160在第一區(qū)域123和第二區(qū)域125上的選擇性形成可包括選定為足夠小以增大或提供第一層150的充分穩(wěn)定性的第一區(qū)域123的尺寸和第二區(qū)域125的尺寸，以允許在第一區(qū)域123上具有選定鍺百分比的馳預(yù)緩變硅鍺基片材料120的緩沖區(qū)上的拉伸應(yīng)變沉積、和允許在第二區(qū)域125上具有選定鍺百分比的弛豫緩變硅鍺基片材料120的緩沖區(qū)上的壓縮應(yīng)變沉積，其中第二區(qū)域125上的選定鍺百分比約等于第一區(qū)域123上的選定鍺百分比。
此外，第一層150可用硼和/或鋁摻雜以形成具有正電荷的P型阱區(qū)域(參見(jiàn)上述第一介質(zhì)層140)，而第二層160可用磷、砷、和/或銻摻雜，以形成具有負(fù)電荷的N型阱區(qū)域。例如，第一層150和/或第二層160可通過(guò)引入以上在沉積期間相同的參雜物來(lái)?yè)诫s、或用在沉積第一層150和/或第二層160之后相同的摻雜物摻雜。因而，第一層150和/或第二層160可用足量的適當(dāng)類(lèi)型摻雜物摻雜，以諸如為NMOS器件和/或PMOS器件分別形成N型溝道區(qū)域和/或P型溝道區(qū)域，用于CMOS電路。具體地說(shuō)，例如，第一層150和、或第二層160可用溝道材料的1×1017和1×1018每立方厘米摻雜物粒子進(jìn)行摻雜。因而，這種摻雜可用少于將因過(guò)度雜質(zhì)散布而導(dǎo)致退化載流子遷移率的摻雜物粒子量來(lái)進(jìn)行。
在形成第二層160之后，第三介質(zhì)層可在第一層150和不同第二層160上形成。例如，圖6示出在選擇性沉積硅和選擇性沉積硅鍺材料上形成高介電常數(shù)材料層之后圖1所示的半導(dǎo)體基片。圖6示出第三介質(zhì)層144，諸如具有相對(duì)較高介電常數(shù)的介質(zhì)材料層(例如“高K介質(zhì)”，K大于或等于3.9和/或二氧化硅(SiO2)的K)，厚度為2～4納米，在第一層150和第二層160上形成。第三介質(zhì)層144可通過(guò)原子層沉積(ALD)來(lái)形成，諸如通過(guò)二氧化硅(SiO2)、氧化鉿(HfO)、硅酸鉿(HfSiO4)、四硅酸鉿(HfSi4O7)、氧化鋯(ZrO)、硅酸鋯(ZrSiO4)、氧化鉭(Ta2O5)。
圖7示出在選擇性沉積硅材料中形成NMOS器件和在選擇性沉積硅鍺材料中形成PMOS器件之后圖1所示的半導(dǎo)體基片。圖7示出摻雜后形成P型溝道區(qū)域176的第一層150和摻雜后形成N型溝道區(qū)域186的第二層160。圖7還示出在第一層150上的第三介質(zhì)層144的表面上具有N型柵電極170(例如具有負(fù)電荷的N型柵電極170)、在第一層150中與N型柵電極170相鄰的N型第一結(jié)區(qū)172和第二結(jié)區(qū)174(諸如具有負(fù)電荷的N型第一結(jié)區(qū)172和第二結(jié)區(qū)174)的NMOS器件178。圖7還示出在N型柵電極170的表面上形成的NMOS隔離片712和714。類(lèi)似地，圖7示出在第二層160上的第三介質(zhì)層144的表面上具有P型柵電極180(例如其中P型柵電極180具有負(fù)電荷)、在第二層160中與P型柵電極180相鄰的P型第一結(jié)區(qū)182和P型第二結(jié)區(qū)184(諸如其中P型第一結(jié)區(qū)182和P型第二結(jié)區(qū)184(諸如其中P型第一結(jié)區(qū)182的第二結(jié)區(qū)184具有負(fù)電荷)的PMOS器件188。圖7還示出在P型柵電極180的表面上形成的PMOS隔離片412和414。
因而，根據(jù)各實(shí)施例，第一層150可形成為適用作基片材料120的第一區(qū)域123上的NMOS器件178的P型溝道區(qū)域176，第一層150具有與限定基片的第一界面表面(比如在第一區(qū)域123)的基片材料的基片晶格間距不同(諸如比之小)的第一晶格間距的第一材料。類(lèi)似地，第二層160可形成為適用作基片材料120的不同第二區(qū)域125上的PMOS器件188的N型溝道區(qū)域186，第二層160具有與第一層的第一晶格間距不同且與基片材料的基片晶格間距不同的第二晶格間距的不同第二材料(比如，第二晶格間距具有比基片材料大的晶格間距)，其中第二層限定基片的第二界面表面(比如在第二區(qū)域125)。顯然，第一層150的第一晶格間距與第一區(qū)域123上基片晶格間距的差異可限定第一層150中箭頭152和154方向上的拉伸應(yīng)變，該拉伸應(yīng)變足以增強(qiáng)或增加第一層150中的電子遷移率(諸如至少50％、75％、80％或85％)。類(lèi)似地，第二層160的第二晶格間距和第二區(qū)域125上基片晶格間距之間的差異可限定第二層160中箭頭162和164所示方向上的壓縮應(yīng)變，該壓縮應(yīng)變足以增強(qiáng)或增加第一層150中的空穴遷移率(諸如至少50％、80％、90％、100％或110％)。
此外，可以理解，第一層150中的拉伸應(yīng)變可以是雙軸拉伸應(yīng)變，諸如在箭頭152和154方向上、以及在指向觀察者并離開(kāi)圖5-7所示的第一層150的橫截面的箭頭方向上向外拉伸或擴(kuò)展第一層150。類(lèi)似地，可以理解，第二層160中的壓縮應(yīng)變可以是雙軸壓縮應(yīng)變，諸如在箭頭162和164方向上、以及在離開(kāi)觀察者并指向圖5-7所示的第二層160的橫截面的箭頭方向上向內(nèi)收縮或擠壓第二層160。更特別地，基片材料120的厚度、鍺在上表面129上的濃度、第一層150的厚度、第二層160的厚度、以及鍺在第二層160中的百分比如本文所述地作選擇，使得兩維相干拉伸應(yīng)變因第一層150在第一區(qū)域123與基片材料120接合而在第一層150中感生(比如在第一區(qū)域123用基片材料120的原子結(jié)構(gòu)排列的第一層150材料的原子結(jié)構(gòu)引起的相干應(yīng)變，雖然第一層150的材料具有比第一區(qū)域123的材料更小晶格間隔的晶格對(duì)準(zhǔn))。類(lèi)似地，以上選擇可作成兩維相干壓縮應(yīng)變因第二層160在第二區(qū)域125與基片材料120接合而在第二層160中感生(比如在第二區(qū)域125用基片材料120的原子結(jié)構(gòu)排列的第二層160材料的原子結(jié)構(gòu)引起的相干應(yīng)變，雖然第二層160的材料具有比第二區(qū)域125的材料更大晶格間隔的晶格對(duì)準(zhǔn))。
因此，對(duì)于Si1-XGeX的基片材料、第一材料硅、和第二材料Si1-YGeY，其中10X表示鍺在第一區(qū)域123和第二區(qū)域125上緩變硅鍺基片材料120中的百分比，而10Y表示鍺在接近第二域125的第二層160中的百分比，X可比Y小。例如，X可以為0.1～0.3，而Y為0.2～0.6。在一些實(shí)施例中，Y可以大于X為0.1～0.3。此外，在一實(shí)施例中，X可以為0.2而Y可以為0.5。
在前面說(shuō)明書(shū)中，本發(fā)明參照其特定實(shí)施例進(jìn)行了描述。然而，顯然可對(duì)其作各種更改和改變，而不背離本發(fā)明如權(quán)利要求中所述的更精神和范圍。因此，說(shuō)明書(shū)和附圖被視為是說(shuō)明性的，而非限制性意義。
權(quán)利要求
1.一種方法，包括將第一層形成為適用作基片的第一區(qū)域上的第一電路器件的第一溝道，所述第一層包括具有與限定所述基片的第一界面表面的基片材料的基片晶格間距不同的第一晶格間距的第一材料；以及將第二層形成為適用作基片的不同第二區(qū)域上的第二電路器件的第二溝道，所述第二層包括具有與第一晶格間距不同，且與限定所述基片的第二界面表面的基片材料的基片晶格間距不同的第二晶格間距的不同第二材料。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一晶格間距和所述基片晶格間距之間的差異限定所述第一材料中的拉伸應(yīng)變，且其中所述第二晶格間距和所述基片晶格間距之間的差異限定所述第二材料中的壓縮應(yīng)變。
3.如權(quán)利要求1所述的方法，其特征在于，所述基片材料包括緩變硅合金材料；其中形成所述第一層包括沉積足夠厚度的硅材料，以導(dǎo)致所述第一層中的雙軸拉伸應(yīng)變；以及其中形成所述第二層包括沉積足夠厚度的具有一定合金百分比的硅合金材料，以導(dǎo)致所述第二層中的雙軸相干壓縮應(yīng)變。
4.如權(quán)利要求1所述的方法，其特征在于，所述基片材料是緩變硅合金材料，它具有足夠厚度，并在第一和第二區(qū)域上具有在一合金百分比上足夠增加到最終的合金百分比，以導(dǎo)致所述第一層中的雙軸拉伸應(yīng)變以及所述第二層中的雙軸相關(guān)壓縮應(yīng)變。
5.如權(quán)利要求1所述的方法，其特征在于，所述基片材料包括Si1-XGeX，所述第一材料包括硅，所述第二材料包括Si1-YGeY，且X＜Y。
6.如權(quán)利要求5所述的方法，其特征在于，X為0.1到0.3之間，而Y為0.2到0.6之間。
7.如權(quán)利要求1所述的方法，還包括通過(guò)硅合金材料的充分化學(xué)氣相沉積以形成硅合金材料的緩變弛豫層來(lái)形成所述基片材料。
8.如權(quán)利要求7所述的方法，其特征在于，形成硅合金材料的緩變弛豫層包括緩變弛豫SiGe的化學(xué)氣相沉積(CVD)外延生長(zhǎng)包括在5標(biāo)準(zhǔn)升每分鐘(SLM)到50SLM之間的氫氣環(huán)繞流中將所述基片加熱到500°到1000°之間的溫度；使所述基片的壓力處于10到200托之間；使硅先驅(qū)體以50標(biāo)準(zhǔn)立方厘米/分鐘(SCCM)到500SCCM的流速流入；以及使鍺先驅(qū)體的流速?gòu)?SCCM緩慢增加到足以使所述基片的第一界面表面和第二界面表面具有10％到35％之間百分比的鍺的最終流速。
9.如權(quán)利要求8所述的方法，其特征在于，所流入的硅先驅(qū)體包括流入硅烷(SiH4)、乙硅烷(Si2H6)、以及二氯甲硅烷(SiH2Cl2)之一，以沉積具有100到1000埃厚度純硅的基片襯底材料。
10.如權(quán)利要求8所述的方法，其特征在于，增加鍺先驅(qū)體的流速包括將鍺烷(GeH4)的流速?gòu)?SCCM增大至足以使第一界面表面和所述基片的第二界面表面具有所述百分比的鍺。
11.如權(quán)利要求7所述的方法，其特征在于，所形成的緩變弛豫SiGe包括在SiGe的化學(xué)氣相沉積(CVD)外延生長(zhǎng)期間流入50SCCM到100SCCM之間的HCl。
12.如權(quán)利要求1所述的方法，其特征在于，形成所述第一層包括硅材料的充分選擇性化學(xué)氣相沉積，以形成硅材料在所述第一區(qū)域上的外延層。
13.如權(quán)利要求12所述的方法，其特征在于，形成硅材料的外延層包括拉伸應(yīng)變Si的選擇性化學(xué)氣相沉積(CVD)外延生長(zhǎng)包括在5標(biāo)準(zhǔn)升每分鐘(SLM)到50SLM之間的氫氣環(huán)繞流中將所述基片加熱到600°到900°之間的溫度；使所述基片的壓力處于10到200托之間；使硅先驅(qū)體以50標(biāo)準(zhǔn)立方厘米/分鐘(SCCM)到500SCCM的流速流入。
14.如權(quán)利要求13所述的方法，其特征在于，使硅先驅(qū)體流入包括流入二氯甲硅烷(SiH2Cl2)，以沉積具有100到1000埃厚度純硅的基片襯底材料。
15.如權(quán)利要求12所述的方法，其特征在于，形成硅材料的外延層包括在拉伸應(yīng)變Si的化學(xué)氣相沉積(CVD)外延生長(zhǎng)期間流入50到500SCCM之間的HCl。
16.如權(quán)利要求1所述的方法，其特征在于，形成所述第二層包括硅合金材料的充分選擇性化學(xué)氣相沉積，以形成硅合金材料在所述第二區(qū)域上的外延層。
17.如權(quán)利要求16所述的方法，其特征在于，形成硅合金材料的外延層包括壓縮應(yīng)變SiGe的化學(xué)氣相沉積(CVD)外延生長(zhǎng)包括在5標(biāo)準(zhǔn)升每分鐘(SLM)到50SLM之間的氫氣環(huán)繞流中將所述基片加熱到500°到800°之間的溫度；使所述基片的壓力處于10到200托之間；使硅先驅(qū)體以50標(biāo)準(zhǔn)立方厘米/分鐘(SCCM)到500SCCM的流速流入；以及以高達(dá)100標(biāo)準(zhǔn)立方厘米/分鐘(SCCM)的流速使鍺先驅(qū)體流入，以使第二層具有20％到50％之間百分比的鍺。
18.如權(quán)利要求17所述的方法，其特征在于，所流入的硅先驅(qū)體包括流入二氯甲硅烷(SiH2Cl2)，以沉積具有100到1000埃厚度SiGe的SiGe材料。
19.如權(quán)利要求17所述的方法，其特征在于，所流入的鍺先驅(qū)體包括流入鍺烷(GeH4)，以使所述第二層沉積具有100到1000埃厚度的SiGe材料。
20.如權(quán)利要求16所述的方法，其特征在于，形成硅合金材料的外延層包括在拉伸應(yīng)變Si的化學(xué)氣相沉積(CVD)外延生長(zhǎng)期間流入50到500SCCM之間的HCl。
21.如權(quán)利要求1所述的方法，還包括在形成所述第一層之前形成緩變SiGe材料的基片；以及在形成所述第一層之前形成所述第一區(qū)域和所述第二區(qū)域之間的電絕緣材料。
22.如權(quán)利要求21所述的方法，還包括在所述第一區(qū)域上用硼和鋁之一摻雜，以形成具有正電荷的P型阱區(qū)域；以及在所述第二區(qū)域上用磷、砷和銻之一摻雜，以形成具有負(fù)電荷的N型阱區(qū)域。
23.如權(quán)利要求22所述的方法，還包括在形成所述第一層之前在所述基片的不同第二區(qū)域上形成第一介質(zhì)層；在形成所述不同第二層之前在所述第一層上形成第二介質(zhì)層；在所述第一層和所述不同第二層上形成第三介質(zhì)層；其中，所述第三介質(zhì)層通過(guò)二氧化硅(SiO2)、氧化鉿(HfO)、硅酸鉿(HfSiO4)、四硅酸鉿(HfSi4O7)、氧化鋯(ZrO)、硅酸鋯(ZrSiO4)、氧化鉭(Ta2O5)之一的原子層沉積(ALD)形成。
24.如權(quán)利要求23所述的方法，還包括用硼和鋁之一摻雜所述第一層，以形成具有正電荷的P型阱區(qū)域；用磷、砷和銻之一摻雜所述第二層，以形成具有負(fù)電荷的N型阱區(qū)域；在所述第一層上的第三介質(zhì)層的表面上形成N型柵電極；在與所述N型柵電極相鄰的第一層中形成N型第一結(jié)區(qū)和N型第二結(jié)區(qū)；在所述第二層上的第三介質(zhì)層的表面上形成P型柵電極；在與所述P型柵電極相鄰的第二層中形成P型第一結(jié)區(qū)和P型第二結(jié)區(qū)。
25.如權(quán)利要求1所述的方法，還包括通過(guò)以下來(lái)形成所述基片材料在大塊基片上生長(zhǎng)第一厚度的SiGe；將弛豫頂層厚度的所述SiGe材料轉(zhuǎn)移到包括絕緣體材料的基片上。
26.一種裝置，包括硅材料層，適用作Si1-XGeX材料的第一區(qū)域上的第一電路器件的第一溝道，以限定緩變弛豫硅鍺材料的基片的第一界面表面；其中，所述硅材料層處于由于所述硅材料的晶格間距比所述第一界面上Si1-XGeX材料的晶格間距小而產(chǎn)生的拉伸應(yīng)變。
27.如權(quán)利要求26所述的裝置，還包括Si1-YGeY材料層，適用作Si1-XGeX材料的第二區(qū)域上的第二電路器件的第二溝道，以限定緩變弛豫硅鍺材料的基片的第二界面表面；其中，所述Si1-YGeY材料層處于由于所述Si1-YGeY材料層的晶格間距比所述第一界面上Si1-XGeX材料的晶格間距大而產(chǎn)生的壓縮應(yīng)變。
28.如權(quán)利要求27所述的裝置，其特征在于，所述硅材料層是具有10納米到20納米之間厚度的硅材料外延層；且其中所述Si1-YGeY材料層是具有10納米到20納米之間厚度的Si1-YGeY材料外延層。
29.一種裝置，包括Si1-YGeY材料層，適用作Si1-XGeX材料的第二區(qū)域上的第二電路器件的第二溝道，以限定緩變弛豫硅鍺材料的基片的第二界面表面；其中，所述Si1-YGeY材料層處于由于所述Si1-YGeY材料層的晶格間距比所述第一界面上Si1-XGeX材料的晶格間距大而產(chǎn)生的壓縮應(yīng)變。
30.如權(quán)利要求29所述的裝置，其特征在于，X為0.2而Y為0.5。
31.如權(quán)利要求29所述的裝置，其特征在于，所述緩變弛豫硅鍺材料具有以下之一厚度為1微米到3微米之間、鍺的緩變濃度在第一和第二界面之間從0％增加到10％到30％之間、以及緩變濃度速率為在深度上每微米增加5％到15％的鍺。
全文摘要
本發(fā)明各實(shí)施例涉及一種CMOS器件，該器件具有(1)選擇性沉積在緩變硅著基片的第一區(qū)域上的硅材料的NMOS材料，使得選擇性沉積硅材料承受由于該硅材料的晶格間距比第一區(qū)域上的緩變硅鍺基片材料的晶格間距小而產(chǎn)生的拉伸應(yīng)變，以及(2)選擇性沉積在基片的第二區(qū)域上的硅鍺材料的PMOS溝道，使得選擇性沉積硅鍺材料承受由于該選擇性沉積硅鍺材料的晶格間距比第二區(qū)域上的緩變硅鍺基片材料的晶格間距大而產(chǎn)生的壓縮應(yīng)變。
文檔編號(hào)C30B25/02GK1894774SQ200480037017
公開(kāi)日2007年1月10日 申請(qǐng)日期2004年12月13日 優(yōu)先權(quán)日2003年12月23日
發(fā)明者B·博亞諾夫, A·梅希, B·多勒, R·肖 申請(qǐng)人:英特爾公司