專(zhuān)利名稱(chēng)：像素陣列及其畫(huà)質(zhì)改善方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電致發(fā)光組件(electroluminescence device；ELdeivce)，且特別涉及一種電致發(fā)光組件的像素陣列及其形成方法。
背景技術(shù)：
由于有機(jī)發(fā)光二極管(organic light emitting diode；OLED)所發(fā)出的亮度正比于流過(guò)的電流，因此電流的變動(dòng)量直接影響到有機(jī)發(fā)光二極管亮度的均勻度。如圖1所示，由于一般電壓驅(qū)動(dòng)的像素中，當(dāng)影像數(shù)據(jù)電壓寫(xiě)入A點(diǎn)后，即會(huì)改變驅(qū)動(dòng)晶體管Tdr的電流，此電流通過(guò)有機(jī)發(fā)光二極管OLED便會(huì)激發(fā)對(duì)應(yīng)該電壓的光；然而，當(dāng)掃描線SL的信號(hào)切換為關(guān)閉的瞬間，由于開(kāi)關(guān)晶體管Tsw本身有一柵極與源極間的寄生電容Cgs，掃描線SL的切換信號(hào)會(huì)造成一耦合的信號(hào)電壓，而改變?cè)居麅?chǔ)存在A點(diǎn)的電壓，也因而改變掃描線信號(hào)SL切為關(guān)閉后仍持續(xù)流過(guò)有機(jī)發(fā)光二極管OLED的復(fù)制電流，而改變像素的亮度。
同樣的問(wèn)題在電流驅(qū)動(dòng)的像素中也會(huì)發(fā)生，如圖2與圖3所示，圖中的實(shí)線為數(shù)據(jù)電流Idata在寫(xiě)入像素階段(write stage)中的電流路徑，而虛線則為像素在數(shù)據(jù)電流Idata寫(xiě)入像素之后，掃描線關(guān)閉的復(fù)制階段(reproducing stage)中，像素復(fù)制數(shù)據(jù)電流的路徑，在這些電流驅(qū)動(dòng)式的像素之中，當(dāng)數(shù)據(jù)電流Idata在寫(xiě)入階段流過(guò)驅(qū)動(dòng)晶體管T3時(shí)，在驅(qū)動(dòng)晶體管T3的柵極與源極間會(huì)有一對(duì)應(yīng)于Idata的電壓儲(chǔ)存在柵極與源極間的儲(chǔ)存電容Cs兩端，以維持流過(guò)數(shù)據(jù)電流Idata所需的電壓，當(dāng)掃描線(或抹除掃描線)信號(hào)切換為關(guān)閉開(kāi)關(guān)晶體管T2的信號(hào)時(shí)，便會(huì)有一小信號(hào)通過(guò)開(kāi)關(guān)晶體管的Cgs耦合到A點(diǎn)而改變儲(chǔ)存電容Cs兩端的跨壓，因而改變?cè)谙袼貜?fù)制數(shù)據(jù)電流階段的電流，而改變像素的亮度。
當(dāng)此種因饋通(feedthrough)效應(yīng)造成的像素電壓的改變而造成同一列有機(jī)發(fā)光二極管亮度改變的情形時(shí)，若在同一列像素的電壓條件都相同的話，則此問(wèn)題并不嚴(yán)重，然而由于掃描線本身的電阻與寄生電容的存在，因而造成掃描線信號(hào)RC延遲(RC delay)的問(wèn)題。圖4為像素陣列的結(jié)構(gòu)圖，而圖5A為圖4所示的像素陣列內(nèi)單一掃描在線的像素驅(qū)動(dòng)電路的示意圖，在圖5B中，當(dāng)掃描信號(hào)從最左邊開(kāi)始傳遞，第一個(gè)像素看到的可能是理想的方波，漸漸地，掃描信號(hào)因RC效應(yīng)而變形，在接近掃描線的末端，掃描信號(hào)變形得最嚴(yán)重，其上升時(shí)間(rising time)和下降時(shí)間(falling time)均增加，因此在面板最左邊的像素電壓Vpixel因掃描線信號(hào)的切換而將開(kāi)關(guān)晶體管關(guān)閉，并耦合一小信號(hào)到像素上，因而使像素電壓下降，然而，在面板最右邊的像素，其開(kāi)關(guān)晶體管并不會(huì)因?yàn)閽呙杈€信號(hào)的切換而馬上關(guān)閉，所以可以看到同一掃描在線，最右邊像素電壓將較最左邊的像素電壓來(lái)得高，此問(wèn)題在面板尺寸越大的情形下將越嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種像素陣列(pixel array)包括多個(gè)電致發(fā)光組件的像素驅(qū)動(dòng)電路，每一像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管、一掃描線、一數(shù)據(jù)線、一驅(qū)動(dòng)晶體管、一電致發(fā)光組件以及一補(bǔ)償電容；掃描線連接至開(kāi)關(guān)晶體管的第一端點(diǎn)，數(shù)據(jù)線耦接至開(kāi)關(guān)晶體管的第二端點(diǎn)，驅(qū)動(dòng)晶體管的第一端點(diǎn)連接至開(kāi)關(guān)晶體管的第三端點(diǎn)，驅(qū)動(dòng)晶體管的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件的一端連接至驅(qū)動(dòng)晶體管的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容的一端連接至驅(qū)動(dòng)晶體管的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，補(bǔ)償電容連接在開(kāi)關(guān)晶體管的第一端點(diǎn)與驅(qū)動(dòng)晶體管的第一端點(diǎn)之間；其中，所有連接至同一掃描線的補(bǔ)償電容的電容大小不完全相同。
本發(fā)明的實(shí)施例尚提供一種像素陣列的畫(huà)質(zhì)改善方法，該像素陣列內(nèi)的像素是以電流進(jìn)行驅(qū)動(dòng)，該畫(huà)質(zhì)改善方法包括在一玻璃基板上形成多個(gè)電致發(fā)光組件的像素驅(qū)動(dòng)電路；以及在每一該像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容。其中，每一像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管、一掃描線、一數(shù)據(jù)線、一驅(qū)動(dòng)晶體管、一儲(chǔ)存電容以及一電致發(fā)光組件，掃描線連接至開(kāi)關(guān)晶體管的第一端點(diǎn)，數(shù)據(jù)線耦接至開(kāi)關(guān)晶體管的第二端點(diǎn)，驅(qū)動(dòng)晶體管的第一端點(diǎn)連接至開(kāi)關(guān)晶體管的第三端點(diǎn)，驅(qū)動(dòng)晶體管的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件的一端連接至驅(qū)動(dòng)晶體管的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容的一端連接至驅(qū)動(dòng)晶體管的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，每一補(bǔ)償電容連接各開(kāi)關(guān)晶體管的各第一端點(diǎn)與各驅(qū)動(dòng)晶體管的各第一端點(diǎn)之間，其中，所有連接至同一掃描線的補(bǔ)償電容的電容大小不完全相同。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1為傳統(tǒng)的電致發(fā)光組件的像素驅(qū)動(dòng)電路圖。
圖2與圖3亦為傳統(tǒng)的電致發(fā)光組件的像素驅(qū)動(dòng)電路圖。
圖4為像素陣列的結(jié)構(gòu)圖，。
圖5A為圖4所示的像素陣列內(nèi)單一掃描在線的像素驅(qū)動(dòng)電路的示意圖。
圖5B為掃描信號(hào)及像素電壓Vpixel隨像素位置的不同而產(chǎn)生變化的示意圖。
圖6為依據(jù)本發(fā)明一實(shí)施例的像素陣列的單列像素驅(qū)動(dòng)電路示意圖。
圖7A為模擬所使用的傳統(tǒng)像素驅(qū)動(dòng)電路圖。
圖7B為模擬中依據(jù)本發(fā)明的實(shí)施例所用的像素驅(qū)動(dòng)電路圖。
圖8A為以圖7A所示的像素驅(qū)動(dòng)電路所進(jìn)行掃描線的掃描電壓仿真圖。
圖8B為以圖7A所示的像素驅(qū)動(dòng)電路所進(jìn)行像素電壓仿真圖。
圖9A為以圖7B所示的像素驅(qū)動(dòng)電路所進(jìn)行掃描線的掃描電壓仿真圖。
圖9B為以圖7B所示的像素驅(qū)動(dòng)電路所進(jìn)行像素電壓仿真圖。
圖10為依據(jù)本發(fā)明另一實(shí)施例的像素陣列的像素驅(qū)動(dòng)電路示意圖。
附圖符號(hào)說(shuō)明Cgp1、Cgp2...Cgpm...Cpgn-補(bǔ)償電容；Cgs-柵極與源極間的寄生電容；Cs-儲(chǔ)存電容；Csc-掃描線與Vss之間的寄生電容；DL1、DL2...DLn-數(shù)據(jù)線；EL-電致發(fā)光組件；Idata-數(shù)據(jù)電流；OLED-有機(jī)發(fā)光二極管；PDC1、PDC2...PDCn-素驅(qū)動(dòng)電路；SL-掃描線；Tdr-驅(qū)動(dòng)晶體管；Tsw、Tsw1、Tsw2-開(kāi)關(guān)晶體管；T1-開(kāi)關(guān)晶體管；T2-開(kāi)關(guān)晶體管；T3-驅(qū)動(dòng)晶體管；Vdd、Vss-電源供應(yīng)電壓；Vpixel-像素電壓；ES-第一掃描線；WS-第二掃描線。
具體實(shí)施例方式
圖6為依據(jù)本發(fā)明一實(shí)施例的像素陣列的單列像素驅(qū)動(dòng)電路示意圖，如圖6所示，像素陣列(pixel array)包括多個(gè)電致發(fā)光組件的像素驅(qū)動(dòng)電路PDC1、PDC2...PDCn，每一像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管Tsw、一掃描線(scanline)SL、一數(shù)據(jù)線(data line)(圖中分別以DL1、DL2...DLn代表)、一驅(qū)動(dòng)晶體管Tdr、一電致發(fā)光組件EL以及一補(bǔ)償電容(圖中分別以Cgp1、Cgp2...Cgpn代表)；掃描線SL連接至開(kāi)關(guān)晶體管Tsw的第一端點(diǎn)，數(shù)據(jù)線(圖中分別以DL1、DL2...DLn代表)連接至開(kāi)關(guān)晶體管Tsw的第二端點(diǎn)，驅(qū)動(dòng)晶體管Tdr的第一端點(diǎn)連接至開(kāi)關(guān)晶體管Tsw的第三端點(diǎn)，驅(qū)動(dòng)晶體管Tdr的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件EL的一端連接至驅(qū)動(dòng)晶體管Tdr的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容Cs的的一端連接至驅(qū)動(dòng)晶體管Tdr的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，補(bǔ)償電容(圖中分別以Cgp1、Cgp2...Cgpn代表)連接在開(kāi)關(guān)晶體管Tsw的第一端點(diǎn)與驅(qū)動(dòng)晶體管Tdr的第一端點(diǎn)之間。
較佳而言，該開(kāi)關(guān)晶體管Tsw為一N型薄膜晶體管，而該驅(qū)動(dòng)晶體管Tdr為一P型薄膜晶體管。此外，較佳而言，該第一與第二電位皆為一直流電壓，更明確地說(shuō)，該第一電位為Vdd電源供應(yīng)電壓，而該第二電位為Vss電源供應(yīng)電壓。再者，本發(fā)明的實(shí)施例中的電致發(fā)光組件EL可以為一有機(jī)發(fā)光二極管組件。
為了驗(yàn)證RC延遲效應(yīng)的影響，特別進(jìn)行了仿真，仿真中所用的傳統(tǒng)像素驅(qū)動(dòng)電路如圖7A所示，各組件的參數(shù)如后每一像素的掃描線與Vss之間的寄生電容Csc＝0.06pF，每一像素的掃描線電阻為Rs1＝20Ω，儲(chǔ)存電容Cs＝0.5pF，兩顆開(kāi)關(guān)晶體管Tsw1與Tsw2的尺寸W/L＝6μm/6μm，柵極高壓Vgh＝9伏特，柵極低壓Vgl＝-6伏特，仿真掃描在線有640個(gè)像素的情形，其模擬的結(jié)果如第8A與8B圖所示，其橫軸為時(shí)間，單位為秒，而縱軸為電壓，單位為伏特，圖8A為掃描線的掃描電壓仿真圖，由其仿真結(jié)果可看到掃描信號(hào)嚴(yán)重的RC延遲效應(yīng)，而圖8B為像素電壓仿真圖，由其仿真結(jié)果可看到像素的電壓也隨位置不同而越來(lái)越高。
仿真中依據(jù)本發(fā)明所用的像素驅(qū)動(dòng)電路如圖7B所示，其中每一級(jí)所加入的補(bǔ)償電容以Cgp1＝2×10-17F開(kāi)始作線性的增加，第320像素的Cgp32c=320×2×10-17F，第640像素的Cgp640＝640×2×10-17F，模擬的結(jié)果如第9A與9B圖所示，其橫軸為時(shí)間，單位為秒，而縱軸為電壓，單位為伏特，圖9A為掃描線的掃描電壓仿真圖，圖9B為像素電壓仿真圖，像素的電壓經(jīng)過(guò)修正，使得第320個(gè)及第640個(gè)像素的電壓幾乎等于第1個(gè)的像素電壓。
雖然本發(fā)明的模擬是針對(duì)補(bǔ)償電容隨位置不同而線性增加的狀況而進(jìn)行，但本發(fā)明不限于此，只要補(bǔ)償電容有助于抑制像素電壓因掃描信號(hào)的RC延遲效應(yīng)而變化的效果即可。
圖10為依據(jù)本發(fā)明另一實(shí)施例的像素陣列的像素驅(qū)動(dòng)電路示意圖，如圖10所示，該像素驅(qū)動(dòng)電路包括一第一開(kāi)關(guān)晶體管T1、一第二開(kāi)關(guān)晶體管T2、一第一掃描線ES(Erase Scan)、一數(shù)據(jù)線DL、一驅(qū)動(dòng)晶體管T3、一電致發(fā)光組件EL以及一補(bǔ)償電容Cgpm；第一掃描線ES連接至第一開(kāi)關(guān)晶體管T1的第一端點(diǎn)，數(shù)據(jù)線DL通過(guò)第二開(kāi)關(guān)晶體管T2耦接至第一開(kāi)關(guān)晶體管T1的第二端點(diǎn)，驅(qū)動(dòng)晶體管T3的第一端點(diǎn)連接至第一開(kāi)關(guān)晶體管T1的第三端點(diǎn)，驅(qū)動(dòng)晶體管T3的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件EL的一端連接至驅(qū)動(dòng)晶體管T3的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容Cs的一端連接至驅(qū)動(dòng)晶體管T3的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，補(bǔ)償電容Cgpm耦接在第一開(kāi)關(guān)晶體管T1的第一端點(diǎn)與驅(qū)動(dòng)晶體管T3的第一端點(diǎn)之間。且較佳而言，該像素驅(qū)動(dòng)電路更包括一第二掃描線WS(WriteScan)，連接至第二開(kāi)關(guān)晶體管T2的柵極。
本發(fā)明一提供一種像素陣列的畫(huà)質(zhì)改善方法，該像素陣列內(nèi)的像素是以電流進(jìn)行驅(qū)動(dòng)，該畫(huà)質(zhì)改善方法包括在一玻璃基板上形成多個(gè)電致發(fā)光組件的基本像素驅(qū)動(dòng)電路；以及在每一該基本像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容。其中，如圖6所示，每一基本像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管Tsw、一掃描線SL、一數(shù)據(jù)線(圖中分別以DL1、DL2...DLn代表)、一驅(qū)動(dòng)晶體管Tdr以及一電致發(fā)光組件EL，掃描線SL連接至開(kāi)關(guān)晶體管Tsw的第一端點(diǎn)，數(shù)據(jù)線(圖中分別以DL1、DL2...DLn代表)耦接至開(kāi)關(guān)晶體管Tsw的第二端點(diǎn)，驅(qū)動(dòng)晶體管Tdr的第一端點(diǎn)連接至開(kāi)關(guān)晶體管Tsw的第三端點(diǎn)，驅(qū)動(dòng)晶體管Tdr的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件EL的一端連接至驅(qū)動(dòng)晶體管Tdr的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容Cs的一端連接至驅(qū)動(dòng)晶體管Tdr的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，每一補(bǔ)償電容(圖中分別以Cgp1、Cgp2...Cgpn代表)連接各開(kāi)關(guān)晶體管Tsw的各第一端點(diǎn)與各驅(qū)動(dòng)晶體管Tdr的各第一端點(diǎn)之間，其中，所有連接至同一掃描線的補(bǔ)償電容(圖中分別以Cgp1、Cgp2...Cgpn代表)的電容大小不完全相同。
本發(fā)明利用在同一列所有的像素內(nèi)的儲(chǔ)存電容非與定電壓相連的一端，及連結(jié)此端的開(kāi)關(guān)晶體管的柵極間加入大小不同的補(bǔ)償電容，以抑制像素電壓因掃描信號(hào)的RC延遲效應(yīng)而變化。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專(zhuān)利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種像素陣列，包括多個(gè)電致發(fā)光組件的像素驅(qū)動(dòng)電路，每一像素驅(qū)動(dòng)電路包括一第一開(kāi)關(guān)晶體管，有第一、第二與第三端點(diǎn)；一第一掃描線，連接至該第一開(kāi)關(guān)晶體管的該第一端點(diǎn)；一數(shù)據(jù)線，耦接至該第一開(kāi)關(guān)晶體管的該第二端點(diǎn)；一驅(qū)動(dòng)晶體管，有第一、第二與第三端點(diǎn)，且該驅(qū)動(dòng)晶體管的該第一端點(diǎn)連接至該第一開(kāi)關(guān)晶體管的該第三端點(diǎn)，該驅(qū)動(dòng)晶體管的該第二端點(diǎn)連接至一第一電位；一電致發(fā)光組件，其一端連接至該驅(qū)動(dòng)晶體管的該第三端點(diǎn)，另一端連接至一第二電位；一儲(chǔ)存電容，一端連接至該驅(qū)動(dòng)晶體管的該第一端點(diǎn)，而另一端連接至該第一電位或者前一條掃描線；以及一補(bǔ)償電容，耦接在該第一開(kāi)關(guān)晶體管的該第一端點(diǎn)與該驅(qū)動(dòng)晶體管的該第一端點(diǎn)之間；其中，連接至同一掃描線的補(bǔ)償電容至少有兩個(gè)相異電容值。
2.如權(quán)利要求1所述的像素陣列，其中，連接至同一掃描線的補(bǔ)償電容的電容大小沿該掃描線的方向依序變化。
3.如權(quán)利要求1所述的像素陣列，其中，連接至同一掃描線的補(bǔ)償電容的電容大小沿該掃描線的方向而呈線性變化。
4.如權(quán)利要求1所述的像素陣列，其中，該掃描線是由一掃描線驅(qū)動(dòng)器所驅(qū)動(dòng)，而連接至同一掃描線的補(bǔ)償電容的電容大小，是依據(jù)其與該掃描線驅(qū)動(dòng)器的距離變大而逐漸變大。
5.如權(quán)利要求4所述的像素陣列，其中，該第一電位為Vdd電源供應(yīng)電壓，而該第二電位為Vss電源供應(yīng)電壓。
6.如權(quán)利要求1所述的像素陣列，其中，該電致發(fā)光組件為有機(jī)發(fā)光二極管。
7.如權(quán)利要求1所述的像素陣列，其中，在每一像素驅(qū)動(dòng)電路中，該數(shù)據(jù)線是通過(guò)一第二開(kāi)關(guān)晶體管耦接至該第一開(kāi)關(guān)晶體管的該第二端點(diǎn)。
8.如權(quán)利要求1所述的像素陣列，其中，每一像素驅(qū)動(dòng)電路更包括一第二掃描線連接至該第二開(kāi)關(guān)晶體管的柵極。
9.一種顯示面板包含如權(quán)利要求1所述的像素陣列。
10.一種像素陣列的畫(huà)質(zhì)改善方法，該像素陣列內(nèi)的像素是以電流進(jìn)行驅(qū)動(dòng)，該形成方法包括在一基板上形成多個(gè)電致發(fā)光組件的基本像素驅(qū)動(dòng)電路，每一基本像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管，有第一、第二與第三端點(diǎn)；一掃描線，連接至該開(kāi)關(guān)晶體管的該第一端點(diǎn)；一數(shù)據(jù)線，耦接至該開(kāi)關(guān)晶體管的該第二端點(diǎn)；一驅(qū)動(dòng)晶體管，有第一、第二與第三端點(diǎn)，且該驅(qū)動(dòng)晶體管的該第一端點(diǎn)連接至該開(kāi)關(guān)晶體管的該第三端點(diǎn)，該驅(qū)動(dòng)晶體管的該第二端點(diǎn)連接至一第一電位；一電致發(fā)光組件，其一端連接至該驅(qū)動(dòng)晶體管的該第三端點(diǎn)，另一端連接至一第二電位；以及一儲(chǔ)存電容，一端連接至該驅(qū)動(dòng)晶體管的該第一端點(diǎn)，而另一端連接至該第一電位或者前一條掃描線；以及在每一該基本像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容，每一補(bǔ)償電容連接在各開(kāi)關(guān)晶體管的各第一端點(diǎn)與各驅(qū)動(dòng)晶體管的各第一端點(diǎn)之間，其中，連接至同一掃描線的補(bǔ)償電容至少有兩個(gè)相異電容值。
11.如權(quán)利要求10所述的像素陣列的畫(huà)質(zhì)改善方法，其中，在每一該基本像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容的步驟更包括使連接至同一掃描線的補(bǔ)償電容的電容大小沿該掃描線的方向依序變化。
12.如權(quán)利要求10所述的像素陣列的畫(huà)質(zhì)改善方法，其中，在每一該基本像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容的步驟更包括使連接至同一掃描線的補(bǔ)償電容的電容大小沿該掃描線的方向而呈線性變化。
13.如權(quán)利要求10所述的像素陣列的畫(huà)質(zhì)改善方法，其中，在每一該基本像素驅(qū)動(dòng)電路中形成一補(bǔ)償電容的步驟更包括使連接至同一掃描線的補(bǔ)償電容的電容大小依據(jù)其與一掃描線驅(qū)動(dòng)器的距離變大而逐漸變大，其中，該掃描線是由該掃描線驅(qū)動(dòng)器所驅(qū)動(dòng)。
14.如權(quán)利要求10所述的像素陣列的畫(huà)質(zhì)改善方法，其中，該第一與第二電位皆為一直流電壓。
15.如權(quán)利要求14所述的像素陣列的畫(huà)質(zhì)改善方法，其中，該第一電位為Vdd電源供應(yīng)電壓，而該第二電位為Vss電源供應(yīng)電壓。
16.如權(quán)利要求10所述的像素陣列的畫(huà)質(zhì)改善方法，其中，該電致發(fā)光組件為有機(jī)發(fā)光二極管。
全文摘要
一種像素陣列(pixel array)包括多個(gè)電致發(fā)光組件的像素驅(qū)動(dòng)電路，每一像素驅(qū)動(dòng)電路包括一開(kāi)關(guān)晶體管、一掃描線、一數(shù)據(jù)線、一驅(qū)動(dòng)晶體管、一電致發(fā)光組件、一儲(chǔ)存電容以及一補(bǔ)償電容；掃描線連接至開(kāi)關(guān)晶體管的第一端點(diǎn)，數(shù)據(jù)線耦接至開(kāi)關(guān)晶體管的第二端點(diǎn)，驅(qū)動(dòng)晶體管的第一端點(diǎn)連接至開(kāi)關(guān)晶體管的第三端點(diǎn)，驅(qū)動(dòng)晶體管的第二端點(diǎn)連接至一第一電位，電致發(fā)光組件的一端連接至驅(qū)動(dòng)晶體管的第三端點(diǎn)，另一端連接至一第二電位，儲(chǔ)存電容的一端連接至驅(qū)動(dòng)晶體管的第一端點(diǎn)，而另一端連接至第一電位或者前一條掃描線，補(bǔ)償電容連接在開(kāi)關(guān)晶體管的第一端點(diǎn)與驅(qū)動(dòng)晶體管的第一端點(diǎn)之間；其中，所有連接至同一掃描線的補(bǔ)償電容的電容大小不完全相同。
文檔編號(hào)H05B33/08GK1652185SQ20051005489
公開(kāi)日2005年8月10日 申請(qǐng)日期2005年3月22日 優(yōu)先權(quán)日2005年3月22日
發(fā)明者孫文堂 申請(qǐng)人:友達(dá)光電股份有限公司