專利名稱：具有增大電容耦合的跡線的制造方法及相應(yīng)的跡線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有增大電容耦合的跡線(Leitbahnanordnung)的制造方法和相應(yīng)的跡線，尤其涉及成本有效地制造跡線的方法以使電源電壓穩(wěn)定化。
背景技術(shù)：
穩(wěn)定化特別是集成數(shù)字電路的電源電壓需要電容在該電源電壓(VDD)及接地(GND)間。一般稱的MOS電容(金屬氧化物半導(dǎo)體)常用于此目的，但是他們必須布線穿過整個金屬堆棧或是整個布線層結(jié)構(gòu)及表示增加的面積要求。
對一般稱的”混合信號電路”，模擬及數(shù)字電路皆實(shí)現(xiàn)于半導(dǎo)體組件或芯片，更進(jìn)一步需要高線性電容，做為實(shí)例，其具體化為一般稱的MIM電容器(金屬絕緣體金屬電容器)。在此種形式MIM電容器的制造中，圖案化總是需要一至三個額外屏蔽，由此產(chǎn)生額外制造成本。
所以，本發(fā)明系基于提供一種具增加電容性耦合跡線的制造方法，及相應(yīng)跡線的目的，其中制造成本顯著減少，而且，本發(fā)明系改良電容性耦合的品質(zhì)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，這些目的系藉由關(guān)于該方法的權(quán)利要求1所述的方法及藉由關(guān)于該裝置的權(quán)利要求14的特征達(dá)到。
較佳為，在第一電介質(zhì)形成于載體襯底后，首先溝槽結(jié)構(gòu)形成于具擁有第一縱橫比的耦合或是電容器區(qū)域及連接于其及具第二縱橫比(其系對應(yīng)于至少三倍的第一縱橫比)的互連區(qū)域的該第一電介質(zhì)。于是，第一電傳導(dǎo)層沉積于該經(jīng)圖案化第一電介質(zhì)以完全填充在該互連區(qū)域的溝槽結(jié)構(gòu)，耦合或是電容器電介質(zhì)區(qū)域形成于該第一電傳導(dǎo)層及第二電傳導(dǎo)層沉積于該電容器電介質(zhì)直到該溝槽結(jié)構(gòu)已完全填充于該電容器區(qū)域。平面化此層結(jié)構(gòu)遠(yuǎn)至該第一電介質(zhì)形成第一互連，連接至此的第一耦合或是電容器電極及第二耦合或是電容器電極且不需使用額外屏蔽于金屬化平面?；ミB裝置由形成第二電介質(zhì)于具第二該第二電容器電極至該第二互連。
較佳為，該第一縱橫比少于1/3且該第二縱橫比大于1，在該電容器區(qū)域及在該互連區(qū)域的溝槽結(jié)構(gòu)深度在數(shù)值上為約略相同的及較佳為位于約0.5微米至5微米間。以此方式，可能實(shí)現(xiàn)不僅耦合電容亦實(shí)現(xiàn)其連接區(qū)域且不需額外花費(fèi)及因而為成本有效的。
較佳為，進(jìn)行金屬材料，及特別是銅，沉積的電鍍方法，具沉積加速劑，及特別是有機(jī)加速劑，的硫酸銅溶劑系用做電解液。因?yàn)榇颂厥獬练e方法及所使用額外添加劑，特別是與在簡介中所提及的縱橫比合并得到擴(kuò)增沉積性質(zhì)，此互連區(qū)域的沉積性質(zhì)產(chǎn)生具低電子遷移及低阻抗的高品質(zhì)互連及，在該電容器區(qū)域，使得產(chǎn)生具足夠線性區(qū)域耦合的第一電容器電極。
該第一及第二互連較佳為在集成電路的最后兩個或最頂部金屬化平面實(shí)現(xiàn)，該第一互連表示電源電壓及該第二互連表示接地互連，此形式的實(shí)現(xiàn)提供該電源電壓的特別高品質(zhì)穩(wěn)定化，額外面積要求為最小的。
而且，可利用關(guān)于耦合或電容器電極及關(guān)于該第一電介質(zhì)選擇性執(zhí)行的濕化學(xué)回蝕，由此進(jìn)一步改良在該第一及第二電容器電極間的短路性質(zhì)。
本發(fā)明的進(jìn)一步有利細(xì)節(jié)系特征化于進(jìn)一步從屬權(quán)利要求。


本發(fā)明參考圖式以示例具體實(shí)施例為基礎(chǔ)更詳細(xì)敘述于下文。
在圖式中圖1A至1F顯示說明在根據(jù)本發(fā)明跡線的制造的基本方法步驟的簡化區(qū)段視圖；圖2A及2B顯示根據(jù)第一及第二示例具體實(shí)施例跡線的簡化區(qū)段視圖；圖3A至3F顯示說明使用具沉積加速劑的電鍍方法的簡化區(qū)段視圖；及圖4顯示進(jìn)行說明于圖3的電鍍方法的裝置的簡化說明。
具體實(shí)施例方式
圖1A至1F顯示說明具增加電容性耦合跡線的制造方法的簡化區(qū)段視圖，如可特別用于穩(wěn)定化于集成半導(dǎo)體電路中數(shù)字電路及”混合信號電路”的電源電壓。在下文中要了解電容器區(qū)域表示電容性耦合電傳導(dǎo)區(qū)域，一般稱的電容器或耦合電極的耦合區(qū)域，該耦合電極系由電容器或耦合電介質(zhì)與另一個絕緣。
首先，第一電介質(zhì)2系形成于載體襯底1，較佳為使用，硅氧化物或一般稱的”低-k電介質(zhì)”，亦即具低介電常數(shù)的電介質(zhì)。該載體襯底1總是表示進(jìn)一步中間電介質(zhì)如特別用于實(shí)現(xiàn)布線平面或金屬化平面。然而，該載體襯底1可以相同方式直接表示半導(dǎo)體襯底如硅，例如，個別數(shù)字及/或模擬集成電路形成于此，或電傳導(dǎo)載體層。
然而，較佳為，該第一電介質(zhì)2表示用做在該金屬化層結(jié)構(gòu)的倒數(shù)第二電介質(zhì)的絕緣層，如用于倒數(shù)第二金屬化平面。
根據(jù)圖1A，后，例如藉由鑲嵌方法，溝槽結(jié)構(gòu)形成于具電容器區(qū)域KB及連接于其的互連區(qū)域LB的該第一電介質(zhì)2。
為說明該結(jié)構(gòu)，在此時(shí)刻注意力已吸引至如圖2A所說明的根據(jù)第一示例具體實(shí)施例跡線的平面視圖，其顯示此溝槽結(jié)構(gòu)。于是，該電容器區(qū)域KB具第一縱橫比為t1/b1及該互連區(qū)域LB具第二縱橫比為t2/b2，該第二縱橫比為t2/b2對應(yīng)于至少三倍的該第一縱橫比t1/b1，已知較佳為約略相同深度的該電容器區(qū)域KB及該互連區(qū)域LB，亦即t1＝t2，在該電容器區(qū)域KB的溝槽結(jié)構(gòu)寬度b1于是為至少三倍大至在該互連區(qū)域LB的溝槽結(jié)構(gòu)寬度b2，為更精確地說，最小結(jié)構(gòu)寬度b1為至少三倍大至該互連區(qū)域的最小溝槽結(jié)構(gòu)寬度b2。此尺寸對要于稍后使用的電鍍方法為特別重要的。
根據(jù)圖1A，薄金屬擴(kuò)散阻擋層或內(nèi)襯B1可基本上以共形方式進(jìn)一步選擇性地較佳地藉由PVD、CVD、ALCVD或無電沉積方法形成于該第一電介質(zhì)2及其溝槽結(jié)構(gòu)的表面，此選擇性金屬擴(kuò)散阻擋層B1包括如Ta、TaN、WN、WCN、TiN、Ru等，及基本上用于避免電傳導(dǎo)層的擴(kuò)散，電傳導(dǎo)層后續(xù)形成為相鄰電介質(zhì)層或該第一電介質(zhì)2。
而且，根據(jù)圖1A，籽晶層S再次選擇性地形成于整個區(qū)域，可直接在該第一電介質(zhì)2或是選擇性存在的該第一金屬擴(kuò)散阻擋層B1的表面。Cu籽晶層較佳為以此情況形成，該籽晶層S及要選擇性形成的擴(kuò)散阻擋層B1具相當(dāng)大的厚度，此厚度基本上小于在該電容器區(qū)域KB及該互連區(qū)域LB的溝槽結(jié)構(gòu)深度t1及t2。
后，根據(jù)圖1A，第一電傳導(dǎo)層3沉積于該電介質(zhì)2及形成于其中的該溝槽結(jié)構(gòu)的整個區(qū)域直到該溝槽結(jié)構(gòu)在該互連區(qū)域LB完全填充。
較佳為，金屬材料及特別是銅藉由Cu電鍍方法以此種方式沉積做為該電傳導(dǎo)層3使得在該互連區(qū)域LB具小寬度b2的窄結(jié)構(gòu)完全填充及在該電容器區(qū)域KB具大寬度b1的寬結(jié)構(gòu)僅部份填充。做為銅的替代方案，原則上，亦可沉積其它金屬如Ag、Au、W、Al及其合金，等。
圖3A至3F說明較佳使用的電鍍方法的基本功能，其產(chǎn)生特別是關(guān)于所使用縱橫比的特別優(yōu)點(diǎn)。
圖3A至3F顯示當(dāng)在溝槽結(jié)構(gòu)進(jìn)行電化電鍍方法時(shí)的各種區(qū)段視圖，AB表示沉積加速劑如在所使用電解液中以添加劑存在。
進(jìn)行此形式的Cu電鍍方法的相對應(yīng)裝置系以簡化方式說明于圖4，EL表示位于容器及具藉由電池B及陰極K及連接于其的陽極A施用電壓于其的電解液。所使用電解液EL較佳為具小部份沉積加速劑AB的硫酸銅溶液，特別是使用有機(jī)沉積加速劑AB。加速劑的比例應(yīng)位于1至10毫升/升間。
所使用陰極K為如半導(dǎo)體晶圓，根據(jù)本發(fā)明意欲形成跡線于其上，所使用陽極A可為如Cu陽極，在做為實(shí)例所敘述本發(fā)明情況下，其隨時(shí)間過程溶解及釋出銅離子Cu++至該電解液EL，于是，反應(yīng)在該陽極A發(fā)生的情況下，銅離子Cu2+釋出至該溶液及電子2e-占據(jù)，其結(jié)果為該陽極A緩慢消耗。以相同方式，在該陰極K或在該溝槽結(jié)構(gòu)表面，電子對2e-釋出及銅離子Cu2+在表面中和及接著為中性或無電荷Cu原子。而且該電解液EL可具H2SO4及其它有機(jī)及無機(jī)添加劑。
回到圖3A，現(xiàn)在敘述特別是該沉積加速劑AB的操作方法，該沉積加速劑AB起初基本上以距另一個相同距離接附于該電介質(zhì)或該溝槽結(jié)構(gòu)的表面及具低移動性。因?yàn)樵摮练e加速劑AB，產(chǎn)生該電傳導(dǎo)層3或是該Cu原子的增加沉積速率。由在該溝槽結(jié)構(gòu)因而增加的沉積加速劑AB數(shù)目，其基本上由該溝槽的額外側(cè)面積或深度產(chǎn)生，因而產(chǎn)生關(guān)于該電介質(zhì)的平面表面不同的沉積或填充行為。因?yàn)楦鶕?jù)圖3B至3F，該沉積加速劑AB僅具低移動性及因而基本上停留在相同位置，隨著時(shí)間進(jìn)行，對溝槽區(qū)域產(chǎn)生增加的該沉積加速劑AB密度，其產(chǎn)生Cu原子的加速填充或沉積。然而，于是，因?yàn)榇俗饔?，在電介質(zhì)的平面表面區(qū)域僅得到小的沉積厚度，完整填充及甚至過填充產(chǎn)生于溝槽結(jié)構(gòu)的位置，藉此提供優(yōu)點(diǎn)特別是對特定縱橫比。
參照圖1A，該第一電傳導(dǎo)層藉由此種形式的沉積方法由此形成，其結(jié)果為在該電容器區(qū)域KB具第一縱橫比的寬溝槽結(jié)構(gòu)僅不完全地填充，然而在該互連區(qū)域LB具第二縱橫比的窄溝槽結(jié)構(gòu)甚至過填充，假若該第二縱橫比為至少三倍大至該第一縱橫比，在此情況下在該互連區(qū)域LB填充的溝槽結(jié)構(gòu)具高材料品質(zhì)使得減少的電子遷移現(xiàn)象及改良的阻抗值可觀察到。
而且，根據(jù)圖2A及2B，該電容器區(qū)域KB可電連接至該互連區(qū)域LB且無額外接觸點(diǎn)。
在此第一電傳導(dǎo)層3形成后，薄第二金屬擴(kuò)散阻擋層B2可再次選擇性地形成于在表面的整個區(qū)域，Ta、TaN、W、WN、WCN、TiN、CoWP、CoWB、NiMoP、Ru等系較佳地沉積用于此第二擴(kuò)散阻擋層，此第二擴(kuò)散阻擋層B2應(yīng)再次為如此薄的使得在該電容器區(qū)域KB的該僅部份填充的溝槽結(jié)構(gòu)決不會完全填充。
根據(jù)圖1B，在后續(xù)方法步驟中，耦合或是電容器電介質(zhì)4接著形成于該第一電傳導(dǎo)層3或是選擇性存在的該第二擴(kuò)散阻擋層B2。為更精確地說，藉由實(shí)例，具厚度10納米至200納米的電介質(zhì)可沉積于整個表面，可直接在該第一電傳導(dǎo)層3的表面或是在選擇性形成的該第二擴(kuò)散阻擋層B2。此電容器電介質(zhì)用做強(qiáng)烈地電容性耦合跡線的隔離電介質(zhì)例如特別是對電源電壓VDD相關(guān)于接地GND所要求。做為實(shí)例，Si3N4、SiO2、SiC、SiCN、Ta2O5、Al2O3、HfO2或其它一般稱的”高-k電介質(zhì)”，亦即具高介電常數(shù)的電介質(zhì)用做此種形式的電容器電介質(zhì)的材料。
根據(jù)圖1C，在該電容器電介質(zhì)4沉積后，第三金屬擴(kuò)散阻擋層B3可再次選擇性地沉積于在該電容器電介質(zhì)4表面的整個區(qū)域，例如使用Ta、TaN、WN、WCN、TiN、Ru等。第二電傳導(dǎo)層5接著沉積于在選擇性形成的該第三金屬擴(kuò)散阻擋層B3的表面或是直接在該電容器電介質(zhì)4的表面的整個區(qū)域直到在該電容器區(qū)域KB的溝槽結(jié)構(gòu)亦完全填充。較佳為使用金屬材料，如Cu、Ag、Au、W、Al等，做為該第二電傳導(dǎo)層5的材料，在此情況下除較佳使用的PVD、CVD或無電電鍍方法亦可使用上文所敘述電化電鍍方法。然而，此第二沉積方法所需的要求基本上為較少，因?yàn)樗婕暗臑樵谠撾娙萜鲄^(qū)域KB的溝槽結(jié)構(gòu)的完全填充。
根據(jù)圖1D，接著進(jìn)行將形成于該第一電介質(zhì)2的層結(jié)構(gòu)向下平面化至該第一電介質(zhì)2的方法，由此形成第一互連3L于該互連區(qū)域LB，第一電容器電極3E于該電容器區(qū)域KB，其系直接電連接至該第一互連3L根據(jù)圖2或與其一體形成，及第二電容器電極5E，其系藉由該電容器電介質(zhì)4A與該第一電容器電極3E隔離或絕緣。于是，精細(xì)圖案化的第一互連3L及用于互連的高品質(zhì)電容性耦合的電容器電極3E及5E在單一平面化步驟形成，而且該第一互連3L亦同時(shí)連接至該第一電容器電極3E，或是電連接于其。然而，選擇性地，亦可能形成進(jìn)一步互連于未連接至該第一電容器電極3E的相同平面。
化學(xué)機(jī)械光(CMP)較佳為用于說明于圖1D的此平面化方法，但亦可能進(jìn)行涉及移除所有層或突出超過該原先第一電介質(zhì)表面的層部分的電光方法。
根據(jù)圖1E，該電傳導(dǎo)層3E及5E的新的未覆蓋表面或是其未覆蓋金屬表面可由經(jīng)選擇性沉積的第四金屬擴(kuò)散阻擋層B4保護(hù)。做為實(shí)例，在此情況下可藉由無電電鍍方法沉積CoWP、CoWB或NiMoP或是藉由選擇性CVD方法沉積W。以此方式，可使用自對準(zhǔn)方法以可靠地防止電短路或漏電流在該第一電容器電極3E及該第二電容器電極5E間的接面發(fā)生。
所以，選擇性地，該第一及第二電容器電極3E及5E的表面可關(guān)于該電容器電介質(zhì)4A及關(guān)于該第一電介質(zhì)2例如濕蝕刻地或藉由蝕刻選擇性地回蝕，其結(jié)果為得到在圖1E的結(jié)構(gòu)。在該電容器電極3E及5E間短路或漏電流的發(fā)生可由此進(jìn)一步可靠地防止。
根據(jù)圖1F，一般稱的帽式電介質(zhì)接著形成或沉積做為于在該第一電介質(zhì)2及該電容器電極3E與5E或選擇性存在的該第四金屬擴(kuò)散阻擋層B4及該電容器電介質(zhì)4A的整個區(qū)域上的介電擴(kuò)散阻擋層6，此步驟亦為選擇性的，特別是若該第四金屬擴(kuò)散阻擋層B4已事先形成。硅氮化物、SiC、SiCN等，較佳為用于該帽式電介質(zhì)或該介電擴(kuò)散阻擋層6。
最后，第二電介質(zhì)7及特別是一般稱的金屬層間介電形成于該層結(jié)構(gòu)的平面化表面或是，若存在，形成于該介電擴(kuò)散阻擋層6，再次使用硅氧化物、FSG或一般稱的”低-k電介質(zhì)”，該電介質(zhì)2及7的層厚度系對應(yīng)于通常存在于標(biāo)準(zhǔn)方法的層厚度。而且，第二互連8L再次藉由鑲嵌方法形成于該第二電介質(zhì)7內(nèi)，例如，至該第二電容器電極5E的接觸連接系藉由至少一個接觸通孔V2產(chǎn)生，接觸通孔V2系延伸遠(yuǎn)至該第二電容器電極5E或是遠(yuǎn)至該金屬第四擴(kuò)散阻擋層B4。此形式的接觸通孔V2亦選擇性的接觸連接該窄互連3L。而且，根據(jù)圖1F，選擇性形成的進(jìn)一步接觸通孔V1亦形成于如在該第一電容器電極3E下方的該第一電介質(zhì)2以做為實(shí)例，使得該第一互連3L及亦該第一電容器電極3E能可靠地接觸連接于下方布線結(jié)構(gòu)(未說明)。此形式的接觸通孔V1亦選擇性地接觸連接該窄互連3L。
為實(shí)現(xiàn)最適填充性質(zhì)，該第一縱橫比為t1/b1應(yīng)小于1/3及該第二縱橫比為t2/b2應(yīng)大于1，而且，在該電容器及互連區(qū)域的溝槽結(jié)構(gòu)深度t1及t2應(yīng)在數(shù)值上為約略相同的及位于0.5微米至5微米的范圍。在該電容器區(qū)域KB的溝槽結(jié)構(gòu)的寬度b1應(yīng)較佳為大于2微米及在該互連區(qū)域LB的溝槽結(jié)構(gòu)寬度b2應(yīng)小于0.5微米，在此形式尺寸的情況及特別是在該第一及第二互連3L及8L以集成半導(dǎo)體電路的最后兩個(亦及最頂部)金屬化平面Mx及Mx+1實(shí)現(xiàn)的情況下，可以最少制造成本進(jìn)行該電源電壓的高品質(zhì)穩(wěn)定化。較佳為，在該電源電壓VDD供應(yīng)至該第一互連3L及接地電位GND供應(yīng)至該第二互連8L的情況下。
于是，本發(fā)明敘述一種實(shí)現(xiàn)具增加電容性耦合跡線的新穎整合觀念，于此避免多樣的微影及蝕刻方法及因而達(dá)到顯著的成本減少，特別是藉由在電鍍或電沉積方法及特定縱橫比的情況下的特定填充行為，可能實(shí)現(xiàn)互連關(guān)于改良電子遷移性質(zhì)及/或減少阻抗的極重要品質(zhì)特征。
根據(jù)圖2A，該第一電極3E，特別是，可不僅藉由單一第一互連3L亦藉由多樣的此種形式的第一互連連接，其結(jié)果為該第一電容器電極3E至第一互連結(jié)構(gòu)的接觸連接可進(jìn)一步改良。
根據(jù)圖2B，亦可特別是產(chǎn)生例如電源電壓VDD及接地GND的長的電容性耦合互連于共同金屬化平面，底部耦合或電容器電極3E的接觸連接可藉由一或更多窄互連3L產(chǎn)生，該窄互連3L可藉由接觸通孔V2或V1連接至上方或下方金屬化平面。以相同方式，頂部耦合或電容器電極5E亦藉由接觸通孔V2連接至該上方金屬化平面。
本發(fā)明已以該電介質(zhì)及電傳導(dǎo)層的特定材料為基礎(chǔ)敘述于上文，然而，其并不限于此，而是以相同方式亦包括替代材料。而且，本發(fā)明已以直線形式跡線為基礎(chǔ)敘述，然而，亦可以相同方式使用網(wǎng)格狀跡線或是一串MIM電容器。
附圖標(biāo)記清單1 載體襯底2 第一電介質(zhì)3 第一電傳導(dǎo)層4，4A 電容器電介質(zhì)5 第二電傳導(dǎo)層6 介電擴(kuò)散阻擋層7 第二電介質(zhì)3L 第一互連3E 第一電容器電極5E 第二電容器電極8L 第二互連V1，V2 接觸通孔B1-B4 金屬擴(kuò)散阻擋層KB 電容器區(qū)域LB 互連區(qū)域t1，t2 在該電容器及互連區(qū)域的溝槽結(jié)構(gòu)的深度b1，b2 在該電容器及互連區(qū)域的溝槽結(jié)構(gòu)的寬度AB 沉積加速劑A 陽極K 陰極B 電池EL 電解液Mx，Mx+1金屬化平面
權(quán)利要求
1.一種制造具有增大電容耦合的跡線的方法，其包括以下步驟a)于載體襯底(1)上形成第一電介質(zhì)(2)；b)在包含具有第一縱橫比(t1/b1)的電容器區(qū)域(KB)及連接于其并具第二縱橫比(t2/b2)的互連區(qū)域(LB)的該第一電介質(zhì)(2)上形成溝槽結(jié)構(gòu)，第二縱橫比對應(yīng)于至少三倍該第一縱橫比；c)沉積第一電傳導(dǎo)層(3)至經(jīng)圖案化的第一電介質(zhì)(2)直到該溝槽結(jié)構(gòu)已在該互連區(qū)域(LB)完全填滿；d)在該第一電傳導(dǎo)層(3)上形成電容器電介質(zhì)(4)；e)沉積第二電傳導(dǎo)層(5)至該電容器電介質(zhì)(4)直到該溝槽結(jié)構(gòu)已于該電容器區(qū)域(KB)完全填滿；f)平面化該層結(jié)構(gòu)遠(yuǎn)至該第一電介質(zhì)(2)以實(shí)現(xiàn)第一互連(3L)，連接至該第一互連(3L)的第一電容器電極(3E)，及第二電容器電極(5E)，所述第二電容器電極藉該電容器電介質(zhì)(4A)而與該第一電容器電極絕緣；g)在具第二互連(8L)及至少一個接觸通孔(V2)的層結(jié)構(gòu)的平面化表面形成第二電介質(zhì)(7)，以連接該第二電容器電極(5E)至第二互連(8L)。
2.根據(jù)權(quán)利要求1所述的方法，其中在步驟b)，該第一縱橫比(t1/b1)是以少于1/3的形式形成且該第二縱橫比(t2/b2)以大于1的形式形成。
3.根據(jù)權(quán)利要求2所述的方法，其中，在步驟b)，在該電容器及互連區(qū)域(KB、LB)的溝槽結(jié)構(gòu)深度(t1、t2)是以其在數(shù)值上為約略相同及在0.5微米至5微米范圍中的形式形成。
4.根據(jù)權(quán)利要求2所述的方法，其中，在步驟b)，在該電容器及互連區(qū)域(KB、LB)的溝槽結(jié)構(gòu)深度(t1、t2)是以其在數(shù)值上為約略相同及在0.5微米至5微米范圍中的形式形成。
5.根據(jù)權(quán)利要求1至4其一所述的方法，其中，在步驟b)，乃形成在該電容器區(qū)域(KB)的溝槽結(jié)構(gòu)的寬度(b1)，使得其大于2微米，且在該互連區(qū)域(LB)的溝槽結(jié)構(gòu)寬度(b2)以小于0.5微米的形式形成。
6.根據(jù)權(quán)利要求1所述的方法，其中，在步驟c)，執(zhí)行一直流電渡方法以沉積金屬材料，特別是Cu。
7.根據(jù)權(quán)利要求6所述的方法，其中具沉積加速劑(AB)，特別是有機(jī)加速劑，的硫酸銅溶劑乃用做電解液。
8.根據(jù)權(quán)利要求1所述的方法，其中該第一互連(3L)及該第二互連(8L)表示在集成電路的最后兩個金屬化平面。
9.根據(jù)權(quán)利要求1或8所述的方法，其中該第一互連(3L)表示電源電壓(VDD)的互連及該第二互連(8L)表示接地(GND)的互連。
10.根據(jù)權(quán)利要求1所述的方法，其中用來避免該電傳導(dǎo)層(3、5)擴(kuò)散進(jìn)入相鄰介電層(2、4、7)的金屬擴(kuò)散阻擋層(B1、B2、B3、B4)乃分別在步驟b)、c)、d)及/或f)后沉積。
11.根據(jù)權(quán)利要求1所述的方法，其中，在步驟f)后，乃進(jìn)行關(guān)于該電容器電介質(zhì)(4A)及關(guān)于該第一電介質(zhì)(2)為選擇性的濕化學(xué)回蝕。
12.根據(jù)權(quán)利要求1所述的方法，其中介電擴(kuò)散阻擋層(6)，特別是Si3N4、SiC或SiCN，乃在步驟f)后沉積。
13.根據(jù)權(quán)利要求1所述的方法，其中，在步驟e)，執(zhí)行PVD或CVD金屬沉積方法或電鍍方法以沉積金屬傳導(dǎo)層(5)，特別是Cu、Ag、Au、W、Al。
14.根據(jù)權(quán)利要求1、5及13其一所述的方法，其中，在步驟c)及e)前先形成籽晶層(S)。
15.一種具增加電容性耦合的跡線，其具載體襯底(1)；形成于該載體襯底(1)的第一電介質(zhì)(2)；形成于包含具有第一縱橫比(t1/b1)的電容器區(qū)域(KB)及連接于其且具第二縱橫比(t2/b2)的互連區(qū)域(LB)的該第一電介質(zhì)(2)的溝槽結(jié)構(gòu)，該第二縱橫比對應(yīng)于至少三倍的該第一縱橫比；完全填充該互連區(qū)域(LB)的該溝槽結(jié)構(gòu)的第一互連(3L)；僅部份填充該電容器區(qū)域(KB)的該溝槽結(jié)構(gòu)的第一電容器電極(3E)；完全填充該電容器區(qū)域(KB)的該部份填充溝槽結(jié)構(gòu)的第二電容器電極(5E)；排列于該第一及第二電容器電極(3E、5E)間的電容器電介質(zhì)(4A)；形成于該第一電介質(zhì)(2)及經(jīng)填充的該溝槽結(jié)構(gòu)的第二電介質(zhì)(7)；及第二互連(8L)，其藉形成于該第二電介質(zhì)(7)及由接觸通孔(V2)連接至該第二電容器電極(5E)。
16.根據(jù)權(quán)利要求15所述的跡線，其中該第一縱橫比少于1/3且該第二縱橫比大于1。
17.根據(jù)權(quán)利要求16所述的跡線，其中在該電容器及互連區(qū)域(KB、LB)的該溝槽結(jié)構(gòu)深度(t1、t2)在數(shù)值上為約略相同的及位于0.5微米至5微米的范圍。
18.根據(jù)權(quán)利要求15所述的跡線，其中在該電容器及互連區(qū)域(KB、LB)的該溝槽結(jié)構(gòu)深度(t1、t2)在數(shù)值上為約略相同的及位于0.5微米至5微米的范圍。
19.根據(jù)權(quán)利要求15至18其一所述的跡線，其中在該電容器區(qū)域的溝槽結(jié)構(gòu)的寬度(b1)大于2微米及在該互連區(qū)域(LB)的溝槽結(jié)構(gòu)寬度(b2)小于0.5微米。
20.根據(jù)權(quán)利要求15至18其一所述的跡線，其中金屬擴(kuò)散阻擋層(B1至B4)乃形成于該電容器電極(3E、5E)及該電介質(zhì)(2、4A、7)間。
21.根據(jù)權(quán)利要求15至18其一所述的跡線，其中介電擴(kuò)散阻擋層(6)乃形成在該第一電介質(zhì)(2)及形成于其中的該第一互連(3L)、該第一電容器電極(3E)、該電容器電介質(zhì)(4A)及該第二電容器電極(5E)的表面。
22.根據(jù)權(quán)利要求15至18其一所述的跡線，其中該第一互連(3L)及該第二互連(8L)表示在集成電路的最后兩個金屬化平面。
23.根據(jù)權(quán)利要求15至18其一所述的跡線，其中該第一互連(3L)表示電源電壓(VDD)的互連及該第二互連(8L)表示接地(GND)的互連。
24.根據(jù)權(quán)利要求15至18其一所述的跡線，其中該第一互連(3L)及該第一電容器電極(3E)具經(jīng)電鍍的銅。
25.根據(jù)權(quán)利要求15至18其一所述的跡線，其中該電容器電介質(zhì)(4)具SiO2、Si3N4、SiC、SiCN、Al2O3、Ta2O5、HfO2、ZrO2或一些其它高-k電介質(zhì)。
26.根據(jù)權(quán)利要求15至18其一所述的跡線，其中該第一互連(3L)進(jìn)一步與該接觸通孔(V1、V2)接觸連接。
全文摘要
本發(fā)明涉及一種具增加電容性耦合跡線的制造方法，及相應(yīng)跡線。一種在第一電介質(zhì)(2)上形成的溝槽結(jié)構(gòu)形成具擁有第一縱橫比(t1/b1)的電容器區(qū)域(KB)及連接于其及具第二縱橫比(t2/b2)的互連區(qū)域(LB)。在此情況下，該互連區(qū)域(LB)的溝槽結(jié)構(gòu)乃完全由第一互連(3L)填充，然而該電容器區(qū)域(KB)的溝槽結(jié)構(gòu)僅部分地由第一電容器電極(3E)填充及由電容器電介質(zhì)(4A)及第二電容器電極(5E)完全填充。在形成于其上的第二電介質(zhì)(7)上，形成具接觸通孔(V2)的第二互連(8L)，其連接至該第二電容器電極。具增加電容性耦合的跡線可以此方式而以降低成本的方式實(shí)現(xiàn)。
文檔編號H05K1/16GK1738025SQ20051009174
公開日2006年2月22日 申請日期2005年8月17日 優(yōu)先權(quán)日2004年8月17日
發(fā)明者H·-J·巴思, J·霍爾茲 申請人:因芬尼昂技術(shù)股份公司