專利名稱：布線基板和采用其的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于半導(dǎo)體元件的封裝基板等的布線基板和采用其的半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體元件的封裝基板，要求具有高密度的布線。因此，多采用具有在內(nèi)層布線板(芯基板)的兩面或單面交替疊層絕緣層和布線層的組合結(jié)構(gòu)的多層布線基板(疊層基板)。在疊層間的連接中使用通路。為了與半導(dǎo)體元件的小型化、高集成化等對應(yīng)，有信號類通路的直徑更微細(xì)化的傾向。
即，為了通過增加在半導(dǎo)體元件周邊部的信號布線區(qū)域上的突點(信號突點)的列數(shù)，避免層數(shù)增加造成的成本上升，需要在信號突點間(在封裝基板側(cè)，焊盤間)使布線通過。因此，在使信號布線微細(xì)化的同時，要求使通路直徑微細(xì)化。尤其，隨著信號突點的排列數(shù)的增加，由于在信號突點間(在封裝基板側(cè)，焊盤間)通過的信號數(shù)增多，因此信號類通路直徑有更加微細(xì)化(小直徑化)的傾向。
另外，在電源類通路中謀求降低電感。為此，一直在研究采用疊層通路(Stacked Via)結(jié)構(gòu)(例如，參照特開2003-264253號公報)。疊層通路是直線地多段疊加通路，能夠縮短布線距離。疊層通路對于降低電感是有效的。對此，與通常的信號類通路同樣，在偏移配置通路的位置的情況下，需要按偏移的距離部分的余量布線。因此，不能避免增加電感。如此，在電源類通路中疊層通路是有效的，其應(yīng)用在擴大。
疊層基板上的通路直徑，在各層一般規(guī)定相同。這是因為，在疊層的形成工序中，統(tǒng)一利用激光加工等在絕緣層形成通路孔時的加工條件。如此，規(guī)定疊層基板的通路直徑在各層中相同，具體的通路直徑由信號類通路的直徑?jīng)Q定。因此，即使在采用疊層通路結(jié)構(gòu)的電源類通路中，其通路直徑也能夠隨著信號類通路的微細(xì)化而小直徑化。
如上所述，在作為半導(dǎo)體元件的封裝基板使用的疊層基板中，雖然在電源類通路疊層通路是有效的，但是隨著信號類通路的微細(xì)化，構(gòu)成疊層通路的通路也有小直徑化的傾向。疊層通路與通常的通路(偏移位置地配置的通路)，應(yīng)力容易集中。因此，因在封裝基板上搭載半導(dǎo)體元件時產(chǎn)生的熱應(yīng)力或基于半導(dǎo)體元件的工作溫度的熱應(yīng)力，小直徑化的疊層通路容易破斷。尤其，在將疊層通路用于電源類通路的情況下，容易隨著通路直徑的小直徑化發(fā)生破斷。

發(fā)明內(nèi)容
本發(fā)明的一方式的布線基板，具備，具有通孔部的內(nèi)層布線板；和多層疊層，疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；其特征在于所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路具有比構(gòu)成其的其它通路的通路徑大的大直徑通路。
本發(fā)明的另一方式的布線基板，具備，具有通孔部的內(nèi)層布線板；和多層疊層，疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；其特征在于所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路由通路直徑比同一層內(nèi)的其它通路大的大直徑通路構(gòu)成。
本發(fā)明的一方式的半導(dǎo)體器件，其特征在于，具備上述本發(fā)明的方式的布線基板；半導(dǎo)體元件，搭載在所述布線基板的所述疊層上，并且與所述通路電連接。


參照

本發(fā)明，但這些附圖只是為圖解而提供的，無論如何也不限定本發(fā)明。
圖1是表示本發(fā)明的第1實施方式的布線基板的構(gòu)成的剖面圖。
圖2是放大表示圖1所示的布線基板的主要構(gòu)成的剖面圖。
圖3是表示本發(fā)明的第2實施方式的布線基板的主要構(gòu)成的剖面圖。
圖4是表示根據(jù)本發(fā)明的一實施方式的半導(dǎo)體器件的構(gòu)成的剖面圖。
具體實施例方式
下面，參照

實施本發(fā)明的方式。另外，以下，參照

本發(fā)明的實施方式，但這些附圖只是為圖解而提供的，本發(fā)明不局限于這些附圖。
圖1是表示本發(fā)明的第1實施方式的布線基板的構(gòu)成的剖面圖。圖2是放大表示其主要部位的剖面圖。這些圖所示的布線基板1，具備內(nèi)層布線板3，內(nèi)層布線板3具有在通孔內(nèi)形成導(dǎo)體層的通孔部(通孔導(dǎo)通部)2。內(nèi)層布線板3，采用玻璃環(huán)氧樹脂基板、粘膠類馬來酰亞胺(BT)樹脂基板、聚酰亞胺樹脂基板、氟類樹脂基板等樹脂基板。
構(gòu)成內(nèi)層布線板3的樹脂基板具有通孔。在包括通孔的內(nèi)面的樹脂基板的表面實施鍍銅等，形成所要求圖形的導(dǎo)體層(布線層)。如此，構(gòu)成具有通孔部2的內(nèi)層布線板3。另外，內(nèi)層布線板3本身也可以具有多層布線結(jié)構(gòu)。如此的內(nèi)層布線板3具有作為芯基板的功能，在其兩主面上分別疊層形成多層疊層4。
圖1及圖2表示在內(nèi)層布線板3的各主面上分別3層疊層疊層4的結(jié)構(gòu)。即，在內(nèi)層布線板3的一方的主面(元件搭載面?zhèn)?上，如圖2所示，疊層形成第1層疊層4A、第2層疊層4B及第3層疊層4C。內(nèi)層布線板3的其它的主面?zhèn)纫残纬赏瑯拥臉?gòu)成。另外，疊層4的疊層數(shù)也不局限于此，可根據(jù)信號布線數(shù)或布線圖形等適宜設(shè)定。疊層4也可以只形成在內(nèi)層布線板3的一方的主面上。
多個疊層4，分別具有絕緣層5和布線層(導(dǎo)體層)6。依次疊層上述絕緣層5和布線層6，同時通過用通路7電連接各層布線層6間，利用多個疊層4形成多層布線結(jié)構(gòu)。在疊層4的形成工序中，例如能夠采用半疊加法或全疊加法等疊加法。
例如在采用半疊加法時，在內(nèi)層布線板3的各面上形成絕緣層5。在絕緣層5上，例如用激光加工形成通路孔。對包括通路孔內(nèi)的絕緣層5的表面實施化學(xué)鍍銅。作為鍍層形成化學(xué)鍍銅層。通過包括通路孔內(nèi)地實施電鍍銅，形成通路7及布線層6。通過根據(jù)疊層數(shù)，多次重復(fù)實施如此的絕緣層5和包括通路7的布線層6的形成工序，形成多個疊層4。
在具有疊層4的布線基板(疊層基板)1的元件搭載面1a側(cè)，形成連接在由布線層6、通路7及通孔部2構(gòu)成的內(nèi)部布線上的電極焊盤(4C焊盤)8。另外，在與布線基板1的元件搭載面1a的相反側(cè)的面即連接面1b側(cè)，形成與內(nèi)部布線連接的外部連接端子9。電極焊盤8和外部連接端子9，通過由布線層6、通路7、通孔部2等形成的內(nèi)部布線電連接。在外部連接端子9上采用軟焊料突點或Au突點等金屬突點。
布線基板1的元件搭載面1a側(cè)，具有相當(dāng)于元件中央部的電源區(qū)域X和相當(dāng)于元件周邊部的信號布線區(qū)域Y。在疊層4的電源區(qū)域X，作為電源類通路形成疊層通路10。疊層通路10是直線狀疊加多個通路7形成的。具體如圖2所示，具有直線狀疊加在設(shè)在各疊層4A、4B、4C上的通路10A、10B、10C的結(jié)構(gòu)。由于疊層通路10能夠縮短布線距離，所以對于謀求降低電感的電源類布線是有效的。另外，信號布線區(qū)域Y，為了進行信號布線的引繞，具有偏移位置地配置的通路7。
構(gòu)成電源類通路的疊層通路10，如前所述，與通常的通路相比，應(yīng)力易集中，容易因搭載元件時或?qū)嶋H工作時產(chǎn)生的熱應(yīng)力等而產(chǎn)生破斷。尤其，基于布線基板1和搭載元件(半導(dǎo)體元件)的熱膨脹類數(shù)的差，容易對存在元件搭載面1a側(cè)的電極焊盤8的正下面的通路，即在設(shè)在位于最上層的第3層的疊層4C上的通路10A，施加最大應(yīng)力。
因此，在本實施方式的布線基板1上，如圖2所示，使設(shè)在最上層的疊層4C上的通路10C的通路直徑D1，大于設(shè)在其它2層的疊層4A、4B上的通路10A、10B的通路直徑D2。即，通路10C規(guī)定為通路直徑大于其它通路10A、10B的大直徑通路。另外，通路的形狀，一般形成下側(cè)的直徑小于上側(cè)的直徑的錐狀(截錐形狀)。此處規(guī)定的通路直徑以上側(cè)的直徑為基準(zhǔn)(下同)。
通過使施加最大應(yīng)力的通路10C的通路直徑D1，大于其它通路10A、10B的通路直徑D2(D1＞D2)，能夠基于通路直徑緩和通路10C上的應(yīng)力。即，能夠通過增大通路10C的面積，緩和應(yīng)力集中。因此，能夠抑制起因搭載元件時或?qū)嶋H工作時的熱應(yīng)力等的疊層通路10的破斷。大直徑通路(通路10C)的具體的通路直徑，可根據(jù)應(yīng)力集中的程度或信號通路的通路直徑等適宜設(shè)定。
例如，信號類通路的通路/通路凸緣的直徑設(shè)定為60/100μm。以此為基準(zhǔn)，在通路10A、10B的通路/通路凸緣的直徑設(shè)定為與信號類通路相同的情況下，大直徑通路(通路10C)的通路/通路凸緣的直徑，例如為70/110μm。例如，在信號類通路的通路直徑為50～60μm的范圍時，優(yōu)選，大直徑通路10C的通路直徑D1，相對于通路10A、10B的通路直徑D2，設(shè)定在1.2倍或以上。即，優(yōu)選，滿足1.2D2≤D1的通路直徑D1。如果大直徑通路10C的通路直徑D1小于1.2D2，不能充分緩和應(yīng)力集中。優(yōu)選，大直徑通路10C的通路直徑D1，在基板設(shè)計的容許范圍內(nèi)盡量增大。
如上所述，在用疊層通路10構(gòu)成電源類通路時，通過將施加最大應(yīng)力的最上層的疊層4C的通路10C設(shè)定為大直徑通路，能夠抑制應(yīng)力集中造成的疊層通路10的破斷。由此，能夠謀求降低布線基板1的不良發(fā)生率及提高可靠性。即，能夠提供大幅度提高搭載半導(dǎo)體元件時的可靠性的布線基板1。如此的布線基板1非常適合用作半導(dǎo)體元件的封裝基板。
此處，作為大直徑通路的通路，不一定局限于位于最上層的疊層4C的通路10C。例如，根據(jù)疊層4或內(nèi)層布線板3的結(jié)構(gòu)，有時對設(shè)在位于最下層的第1層的疊層4A上的通路10A施加最大應(yīng)力。即，因設(shè)在內(nèi)層布線板3的表面上的Cu布線和構(gòu)成疊層4的絕緣樹脂層5的熱膨脹類數(shù)的差，以及疊層4的層數(shù)等的影響，有時對設(shè)在最下層的疊層4A上的通路10A施加最大應(yīng)力。在此種情況下，優(yōu)選將最下層的疊層4A的通路10A規(guī)定為大直徑通路。
優(yōu)選，大直徑通路用于施加最大應(yīng)力的疊層的通路。大直徑通路不局限于位于最上層或最下層的疊層4C、4A的通路10C、10A。在施加最大應(yīng)力的通路是設(shè)在上述以外的疊層上的通路的情況下，也可以將成為對像的通路規(guī)定為大直徑通路。在成為電源類通路的疊層通路10上，在只將施加最大應(yīng)力的通路設(shè)定為大直徑通路的情況下，能夠用與信號類通路相同的條件加工其它通路。因此，能夠抑制大直徑通路加工所需成本的上升(通路直徑變更造成的成本上升)。
下面，參照圖3說明本發(fā)明的第2實施方式的布線基板。圖3是表示本發(fā)明的第2實施方式的布線基板的主要構(gòu)成的剖面圖。另外，第2實施方式的布線基板20的整體構(gòu)成，與第1實施方式相同，基本上具有與圖1所示的布線基板1相同的構(gòu)成。此外，對于與圖1及圖2相同的部分，附加同一符號，并部分省略說明。
第2實施方式的布線基板20，與第1實施方式同樣，具有在內(nèi)層布線板3的一方的主面(元件搭載面?zhèn)?上，依次疊層形成的3層疊層4，即具有第1層疊層4A、第2層疊層4B及第3層疊層4C。內(nèi)層布線板3的連接面?zhèn)仁÷詧D示，但與元件搭載面?zhèn)韧瑯?，疊層形成3層疊層。
布線基板20的元件搭載面20a側(cè)，具有相當(dāng)于元件中央部的電源區(qū)域X和相當(dāng)于元件周邊部的信號布線區(qū)域Y。電源區(qū)域X，作為構(gòu)成電源類布線的通路具有疊層通路21。疊層通路21構(gòu)成電源類通路。疊層通路21，是直線狀疊加設(shè)在各疊層4A、4B、4C上的通路21A、21B、21C的結(jié)構(gòu)。
為了在信號布線區(qū)域Y進行信號布線的引繞，設(shè)置偏移位置地配置的信號類通路(構(gòu)成信號布線的通路)22。信號布線區(qū)域Y，為了向外周部(元件的外側(cè))引出位于元件內(nèi)周部側(cè)的信號突點，需要在電極焊盤8間使布線通過。如果配置信號突點的突點列數(shù)多，為了避免層數(shù)增加造成的成本上升，增加通過該部分電極突點8間的信號布線數(shù)。因此，與信號布線微細(xì)化同時，要求信號類通路22(包括通路凸緣)小直徑化。
對此，相當(dāng)于元件中央部的電源區(qū)域X，與上述的信號布線區(qū)域Y不同，不需要引出布線。因此，與信號布線區(qū)域Y相比，能夠加大通路直徑/通路凸緣的直徑。因此，容易引起應(yīng)力集中的疊層通路21，具有疊加通路直徑大于同一層內(nèi)的其它通路的大直徑通路的結(jié)構(gòu)。即，構(gòu)成成為電源類通路的疊層通路21的各通路21A、21B、21C，都具有比同一疊層4內(nèi)的信號類通路22的通路直徑D3大的通路直徑D1。用如此的大直徑通路構(gòu)成疊層通路21。
通過使構(gòu)成引起應(yīng)力集中的疊層通路21的各通路21A、21B、21C的通路直徑D1，大于同一層內(nèi)的其它通路即信號類通路22的通路直徑D3(D1＞D3)，能夠基于通路直徑(通路面積)緩和向疊層通路21的應(yīng)力集中。因此，能夠抑制起因搭載元件時或?qū)嶋H工作時的熱應(yīng)力等的疊層通路21的破斷。構(gòu)成疊層通路21的大直徑通路(通路21A、21B、21C)的具體的通路直徑，可根據(jù)應(yīng)力集中的程度或信號通路22的通路直徑等適宜設(shè)定。
例如，在將信號類通路22的通路/通路凸緣的直徑設(shè)定為60/100μm時，大直徑通路(通路21A、21B、21C)的通路/通路凸緣的直徑規(guī)定為70/110μm。例如，在信號類通路22的通路直徑為50～60μm的范圍時，優(yōu)選，大直徑通路21A、21B、21C的通路直徑D1，相對于信號類通路22的通路直徑D3，設(shè)定在1.2倍或以上。即，優(yōu)選，滿足1.2D3≤D1的通路直徑。如果大直徑通路21A、21B、21C的通路直徑D1小于1.2D3，不能充分緩和疊層通路21的應(yīng)力集中。優(yōu)選，大直徑通路21A、21B、21C的通路直徑D1，在基板設(shè)計的容許范圍內(nèi)盡量大。
如上所述，在電源類通路采用疊層通路21時，通過用能夠緩和應(yīng)力集中的大直徑通路21A、21B、21C形成疊層通路21，能夠抑制疊層通路21的破斷。通過用大直徑通路21A、21B、21C構(gòu)成疊層通路21整體，能夠更加提高對應(yīng)力的耐性。另外，能夠更加降低電源類布線的電感。由此，能夠謀求降低布線基板20的不良發(fā)生率及提高可靠性。即，能夠提供大幅度提高搭載半導(dǎo)體元件時的可靠性的布線基板20。布線基板20非常適合用作半導(dǎo)體元件的封裝基板。
接著，參照圖4說明根據(jù)本發(fā)明的一實施方式的半導(dǎo)體器件。圖4是表示根據(jù)本發(fā)明的一實施方式的半導(dǎo)體器件的構(gòu)成的剖面圖。該圖所示的半導(dǎo)體器件30，作為封裝基板31，具備根據(jù)所述第1實施方式的布線基板1或第2實施方式的布線基板20。在封裝基板31的元件搭載面31a上，倒裝片接合半導(dǎo)體元件32。由此，構(gòu)成半導(dǎo)體器件(半導(dǎo)體封裝)30。
封裝基板31和半導(dǎo)體元件32，通過配置在封裝基板31(1、20)的電極焊盤8和省略半導(dǎo)體元件32的圖示的端子的之間的金屬突點33，進行電連接及機械連接。半導(dǎo)體元件32的電源端子，通過具有封裝基板31(1、20)的疊層通路34(10、21)的電源類布線，連接在片電容35上。半導(dǎo)體元件32的電源端子通過片電容35進而連接在電源裝置上。在封裝基板31和半導(dǎo)體元件32的之間，充填、固化下充填樹脂36。
上述實施方式的半導(dǎo)體器件30，由于將疊層通路34(10、21)用于封裝基板31的電源類布線，所以能夠有效地降低電源類布線的電感。除此以外，抑制構(gòu)成電源類布線的疊層通路34的起因元件搭載時或?qū)嶋H工作時的熱應(yīng)力等的破斷。由此，能夠謀求降低半導(dǎo)體器件30的不良發(fā)生率及提高可靠性。即，能夠提供，除基于電源類布線的低電感化降低開關(guān)噪音外，還大幅度提高對熱應(yīng)力等的可靠性的半導(dǎo)體器件30。
另外，本發(fā)明不局限于上述的實施方式，也能夠用于具有疊層通路的各種布線基板、及在其上搭載半導(dǎo)體元件的各種半導(dǎo)體器件。對于如此的布線基板及半導(dǎo)體器件，也包含在本發(fā)明中。在本發(fā)明的實施階段，在不脫離本發(fā)明的范圍內(nèi)，能夠?qū)嵤┒喾N變更。此外，盡可能地適宜組合實施各實施方式，在此種情況下，能夠得到組合效果。另外，在上述實施方式中，包括各階段的發(fā)明，通過適宜組合公開的多個構(gòu)成要素，可得出多種發(fā)明。
權(quán)利要求
1.一種布線基板，具備，具有通孔部的內(nèi)層布線板；和多層疊層，其疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；其特征在于所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路具有通路直徑比構(gòu)成其的其它通路大的大直徑通路。
2.如權(quán)利要求1所述的布線基板，其特征在于所述疊層通路構(gòu)成電源類布線。
3.如權(quán)利要求1所述的布線基板，其特征在于所述大直徑通路配置在所述多個疊層的元件搭載面?zhèn)鹊淖钌蠈踊蜃钕聦印?br> 4.如權(quán)利要求1所述的布線基板，其特征在于在將所述大直徑通路的通路直徑設(shè)定為D1、將其它的通路的通路直徑設(shè)定為D2時，所述大直徑通路具有滿足1.2D2≤D1的通路直徑D1。
5.一種布線基板，具備，具有通孔部的內(nèi)層布線板；和多層疊層，其疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；其特征在于所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路由通路直徑比同一層內(nèi)的其它通路大的大直徑通路構(gòu)成。
6.如權(quán)利要求5所述的布線基板，其特征在于所述疊層通路構(gòu)成電源類布線。
7.如權(quán)利要求6所述的布線基板，其特征在于構(gòu)成所述電源類布線的所述大直徑通路，通路直徑大于構(gòu)成信號類布線的所述其它通路。
8.如權(quán)利要求5所述的布線基板，其特征在于在將所述大直徑通路的通路直徑設(shè)定為D1、將所述其它的通路的通路直徑設(shè)定為D3時，所述大直徑通路具有滿足1.2D3≤D1的通路直徑D1。
9.一種半導(dǎo)體器件，其特征在于具備，布線基板，其具備具有通孔部的內(nèi)層布線板，和多層疊層，其疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；和半導(dǎo)體元件，其搭載在所述布線基板的所述疊層上，并且與所述通路電連接；所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路具有通路直徑比構(gòu)成其的其它通路大的大直徑通路。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于所述疊層通路構(gòu)成電源類布線，與所述半導(dǎo)體元件的電源端子電連接。
11.一種半導(dǎo)體器件，其特征在于具備，布線基板，其具備具有通孔部的內(nèi)層布線板，和多層疊層，其疊層形成在所述內(nèi)層布線板的至少一方的主面上，并且具有與所述通孔部電連接的通路；和半導(dǎo)體元件，其搭載在所述布線基板的所述疊層上，并且與所述通路電連接；所述多層疊層，具有直線地多段疊加所述通路的疊層通路，并且所述疊層通路由通路直徑比同一層內(nèi)的其它通路大的大直徑通路構(gòu)成。
12.如權(quán)利要求11所述的布線基板，其特征在于所述疊層通路構(gòu)成電源類布線，與所述半導(dǎo)體元件的電源端子電連接。
全文摘要
本發(fā)明提供一種布線基板，具備具有通孔部的內(nèi)層布線板。在內(nèi)層布線板的至少一方的主面上，疊層形成多層疊層。這些疊層，例如作為電源類通路具有直線地多段疊加通路的疊層通路。疊層通路具有通路直徑比構(gòu)成其的其它通路大的大直徑通路?；蛘?，疊層通路，由通路直徑比同一層內(nèi)的其它通路大的大直徑通路構(gòu)成。
文檔編號H05K1/11GK1744791SQ20051009351
公開日2006年3月8日 申請日期2005年8月26日 優(yōu)先權(quán)日2004年8月31日
發(fā)明者三浦正幸, 加藤克人, 池邊寬 申請人:株式會社東芝