專利名稱：區(qū)域陣列零件的共用通路退耦的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高性能的IC(集成電路)封裝，特別是涉及便于球柵陣列(BGA)式封裝的退耦或終止。
背景技術(shù)：
對(duì)高密度，高集成度，多功能和高性能的電子電路的要求使電子器件的封裝，基板設(shè)計(jì)和安裝技術(shù)大大發(fā)展。
封裝技術(shù)的發(fā)展可生產(chǎn)間距更小和引腳數(shù)更多的集成電路。例如，最近幾年來，在ASIC(應(yīng)用特定集成電路)上的引線(I/O引腳)數(shù)達(dá)到800～1800。引線形成占據(jù)IC“背面”整個(gè)面積的圖形，今天其1.00mm的間距是很普通的。
為了滿足具有較多的引線數(shù)和較小的固定點(diǎn)的封裝的要求，開發(fā)了格柵陣列封裝，例如球柵陣列(BGAs)，塑料BGAs(PBGAs)，有機(jī)LAN格柵陣列(OLGAs)等。BGA封裝典型地具有排列成從組件底部突出的焊錫球陣列的引線(或引腳或I/O終端)。這些終端釬焊在位于電子線路基板的表面上的多個(gè)襯墊/球上。為了改善在信號(hào)觸點(diǎn)上的信號(hào)質(zhì)量，選擇特定的電源和接地引線。
印刷線路板(PWBs)，例如印刷電路板，芯片載體或多芯片組件，為電子線路基板的眾所周知的例子。PWBs通常包括層疊在一起的導(dǎo)電和介電材料層。一些層包括用技術(shù)上熟知的方法制備的，在介電質(zhì)層上的軌跡或信號(hào)線，由放置在介電質(zhì)層上的金屬片構(gòu)成的一些接地和一些電源平面。PWBs的設(shè)計(jì)是與ICs和電子零件的設(shè)計(jì)平行進(jìn)行的。這樣，為了容納設(shè)計(jì)帶有給定間距(1.27mm、1.00mm、0.8mm或更小)的ICs和零件的路線，ICs和零件的軌跡之間和該軌跡與安裝襯墊之間允許的距離必需相應(yīng)地減小，同樣軌跡的寬度也必須相應(yīng)地減小。ICs和零件的通路與安裝襯墊的設(shè)計(jì)與位置也是有關(guān)系的。
在PWBs上作出通路，以便在內(nèi)層上形成路線，以及使ICs和安裝在板的相反側(cè)上的零件之間進(jìn)行電氣連接。當(dāng)用于安裝零件時(shí)，相應(yīng)的通路帶有可保證電氣連接的襯墊。另一種方式是，通路在一個(gè)短的“八字試塊”連接上可與相鄰的球觸點(diǎn)墊連接，以便與IC或零件上的相應(yīng)的球連接。
有各種形式的通路。例如，電鍍的通孔(PTH)通路穿過該板。一般，不通的通路從板表面層只穿過幾個(gè)層，而埋藏的通路連接在該板的二個(gè)內(nèi)部層上的軌跡。
還知道電路高性能工作所需要的退耦電容器必需安裝得盡可能靠近IC。IC正常工作所需要的電容器數(shù)目不但隨著IC組件中的電路數(shù)目，而且隨著在相應(yīng)的IC封裝上的電源和接地連接的數(shù)目而增加。這是不容易的，因?yàn)樵贗C下面的區(qū)域被用于使IC與板連接的通路陣列占據(jù)。因?yàn)樵S多電源和接地通路在陣列的中間，由于陣列的通路之間(間距)很小，因此在陣列內(nèi)的路線數(shù)目有限制。當(dāng)IC的集成度較大時(shí)，IC的接地和電源連接的數(shù)目增加，使這個(gè)問題更復(fù)雜。另外，對(duì)于不同的IC，IC接地和電源引腳的布局是不同的，因此對(duì)于退耦的電容器需要提供特殊的安裝方法。
結(jié)果，今天，為了安裝BGA器件和相應(yīng)的退耦電容器擁有各種方法。這些方法取決于電源和接地引線的位置，間距，被IC器件占據(jù)的面積大小，板上的襯墊尺寸，用于通路的形式和工藝等。最好，當(dāng)安裝時(shí)，退耦電容器放置在板的IC面的背面上。然而，因?yàn)橥贩浅＝咏?，通常在該板的背面上的通路陣列?nèi)沒有空間。
目前使用的一個(gè)方法由用于“在襯墊中的通道(ViP)”方案的PTH(電鍍通孔)通路組成。在這種情況下，通路從板的前面直的到達(dá)板的背面，并且電容器放置在板的“背面”上。在這種情況下，假設(shè)通路數(shù)不能減少和電容器必需盡可能靠近地與電源和接地焊點(diǎn)連接。這種方法的缺點(diǎn)是要求IC的電源和接地引腳的形式非常特殊。另外，為了適應(yīng)電容器的尺寸，需要退耦的電源和接地引腳需要由信號(hào)或不使用的引腳隔開。這個(gè)引腳被退耦電容器的體覆蓋，因此不能接近進(jìn)行測(cè)試。另外，在該陣列中的電源和接地PTH必需帶有襯墊使給路線留下的空間小，不能布線電容器和相鄰的不使用通路之間的連接。另外，由于該方法要求在一排/列電容器之間沒有通路行/列，因此可以這樣安裝的退耦電容器的數(shù)目有限制。
在最近的設(shè)計(jì)中目前使用的另一種方法使用先進(jìn)的PWB工藝。這個(gè)方法由在PWB上使用HDI，使不通的和埋藏的通路綜合，以便可以進(jìn)入BGA零件的背面組成。這個(gè)方法使設(shè)計(jì)的自由度最大。在這種情況下，由于前面至背面的連接可以使用許多綜合，因此不需要指定零件間距，引腳布局和電容器尺寸。還可以使裝入所擁有的空間中的退耦電容器的數(shù)目為最大。然而，由于板的成本可能較高，因此這可增加產(chǎn)品的成本。
還已知在板的安裝IC面的“背面”上的通路陣列中設(shè)置路線通道，如在2003年10月2日公布的美國(guó)專利申請(qǐng)公報(bào)2003/0183419A1(Miller等人)中所述那樣。這個(gè)專利申請(qǐng)說明了通路列和排的圖形，每一個(gè)通路在一個(gè)短的連接上帶有一個(gè)襯墊。該襯墊配置在通路的列和排之間，使得連接形成一定角度。通過改變二個(gè)相鄰排的二個(gè)通路的襯墊角度，可以得到在二個(gè)通路列(或二個(gè)排)之間的一個(gè)路線通道。例如，如果在右列中的通路的連接與水平線成45°角，則左列中的通路的連接形成135°角的一個(gè)補(bǔ)角。如其名字所指示的，該通道用于為該陣列的核心處的通路布線。
尋找高性能芯片封裝的退耦電容器安裝的新的和可接受的方法經(jīng)常是一場(chǎng)斗爭(zhēng)。如所討論的，這是因?yàn)槭褂帽认惹霸O(shè)計(jì)較緊的間距以及不同的電源和接地結(jié)構(gòu)的新封裝的改變引起的。另外，可安裝退耦電容器的位置由在相應(yīng)的印刷電路板上的電路布局和通路結(jié)構(gòu)的總的構(gòu)型決定的。結(jié)果當(dāng)引入新的組件時(shí)，需要引入新的方法。
因此需要可以更成功地實(shí)現(xiàn)和進(jìn)一步改善的格柵陣列安裝和封裝技術(shù)的1.27mm、1.00mm和0.8mm間距及其以下的BGA零件的改善的退耦方法。

發(fā)明內(nèi)容
本發(fā)明的目的是要提供一種退耦方法，它可使在日益增加的BGA器件數(shù)目中使用的共用通路的配置更合理，從而全部或部分地消除先前技術(shù)方法的缺點(diǎn)。
因此，本發(fā)明旨在提供一種可將高性能的球柵陣列(BGA)器件安裝在PWB的一側(cè)上的印刷線路板(PWB)。該印刷線路板包括一個(gè)改良的通路陣列。改良就在于一列或一行通路的至少一部分被相鄰排中的相應(yīng)的共用通路代替，并且該共用通路與電源供給或電源返回連接；另外，每一個(gè)共用通路的通路襯墊的一部分位于PWB的另一側(cè)上，從而可使一個(gè)退耦電容器連接在該通路襯墊的兩端，使得在二個(gè)相鄰?fù)穼?duì)電源供給和電源返回退耦。
另外，本發(fā)明還提供一種安裝高性能的集成電路的印刷線路板(PWB)。該P(yáng)WB包括在其頂面上，帶有球形連接襯墊的BGA列和BGA行的改良的球柵陣列(BGA)接觸面圖形；電鍍通孔(PTH)通路的改良的通路陣列。同時(shí)，每一個(gè)通路列Col(n)排列在二個(gè)相應(yīng)的BGA列C(11)和C(n+1)之間，并每一個(gè)通路排R(k)排列在二個(gè)相應(yīng)的BGA排r(k)和r(k+1)之間，其中放置在該改良的通路陣列的依次的通路排R(k)至R(k+2m-1)上的通路列Col(n)的2m個(gè)通路數(shù)目減少，以便得到在PWB背面上的自由空間。另外，與列Col(n)相鄰和放置在通路陣列的依次的排R(k)至R(k+2m-1)上的通路列C(n+1)中的2m個(gè)相應(yīng)的通路為共用通路。
另外，本發(fā)明還提供了將退耦電容器安裝在印刷線路板(PWB)上的方法。該P(yáng)WB具有將BGA器件安裝在一個(gè)側(cè)面上的接觸面圖形和使BGA器件與PWB連接的通路陣列。該方法包括減小通路陣列的第一排的一部分中至少二個(gè)相鄰?fù)返臄?shù)目；用與第一排相鄰的第二排中的一對(duì)共用通路代替該數(shù)目減少的通路；分別將共用通路與電源供給和電源返回連接；和為在PWB的另一側(cè)上的每一個(gè)通路部分提供一個(gè)相應(yīng)的通路襯墊；和電氣上將該退耦電容器連接在該一對(duì)共用通路的兩端，以使在二個(gè)相鄰的通路上的電源供給和電源返回退耦。
有利地，因?yàn)槭褂肞WB上標(biāo)準(zhǔn)的PTH(電鍍通孔)工藝，因此，實(shí)現(xiàn)由本發(fā)明提出的方法的成本低。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)為，與必需小心設(shè)計(jì)接觸面圖形和開發(fā)有效的處理的PTH ViP方法相反，可以使用標(biāo)準(zhǔn)的工藝來處理在產(chǎn)品上的電容器。這還可避免使用其他工藝，例如充滿的通路，來完成同樣的任務(wù)。利用這些工藝中的一些工藝來完成該任務(wù)目前認(rèn)為是不穩(wěn)定的和昂貴的。


本發(fā)明的上述和其他目的、特點(diǎn)和優(yōu)點(diǎn)從以下結(jié)合附圖對(duì)優(yōu)選實(shí)施例的更詳細(xì)說明中可以了解。其中圖1a表示如何使用電鍍通孔(PTH)的通道在襯墊(ViP)方法，將退耦電容器安裝在板上；圖1b為使用圖1a的ViP方法安裝在板上的電容器的照片；圖2a和2b表示用于連接BGA零件的引線的HDI工藝(不通和埋藏通路)的使用；圖2c為使用圖2a和2b所示的通路得到的放置退耦電容器的“停車場(chǎng)(parking lot)”的照片；圖3為表示使用共用通路如何能夠形成路線通道的電路板的俯視圖；圖4a為表示根據(jù)本發(fā)明形成安裝退耦電容器的自由空間的共用通路圖形的電路板的后視圖；圖4b為表示根據(jù)本發(fā)明形成安裝退耦電容器的自由空間的共用通路圖形的另一個(gè)例子的電路板的后視圖；和圖4c為放置在BGA零件下面的PWB的背面上的退耦電容器的照片。
具體實(shí)施例方式
這里提出的方法的優(yōu)點(diǎn)是，在BGA零件上的電源和接地引腳的位置設(shè)計(jì)成可以在通路陣列中形成路線通道，用于將該零件與板連接。這種方法特別適合于將尺寸為0603(0.06英寸×0.03英寸)，0402(0.04英寸×0.02英寸)和0201(0.02英寸×0.01英寸)的退耦電容器安裝在1.27mm、1.00mm和0.8mm間距BGAs的通路區(qū)域中。
圖1a、1b、2a～2c表示先前技術(shù)的方法，為了更好地表示本發(fā)明提出的方法的優(yōu)點(diǎn)將在下面說明。
圖1a和1b所示的方法目前用于使用電鍍通孔(PTH)，將退耦電容器安裝在1.27mm和1.00mm間距的BGA零件的板上。這個(gè)方法稱為通道在襯墊中(ViP)，并且該例子表示安裝0805電容器(0.08英寸×0.05英寸)。
圖1a表示穿過該電路板的PTH通路-例如通路1.5和5’。通路1由在該板的表面上的環(huán)氧樹脂2保護(hù)，因?yàn)樗挥糜诎惭b零件。當(dāng)用于安裝零件時(shí)，相應(yīng)的通路帶有形成電氣連接的襯墊。
根據(jù)通道在襯墊中方法，退耦電容器100安裝在PTH電源和接地通路5和5’中。襯墊6和6’用于釬焊電容器100的引線。為了將0805電容器安裝在1.00mm格柵的背面，需要利用與在通路陣列上的通路7相應(yīng)的信號(hào)或不使用的引腳，將需要退耦的IC上的電源和接地引腳5.5’分開。這樣，當(dāng)安裝電容器時(shí)，通路7被相應(yīng)的電容器100的體覆蓋，不能接近通路7。
這個(gè)方法的缺點(diǎn)是，芯片需要具有從上面看形式非常特殊的引腳，另外，電源和接地引腳必需用一個(gè)引腳(信號(hào)的或不使用的)隔開。另外，ViP方法還有一些處理的問題，即在X射線檢查時(shí)會(huì)產(chǎn)生問題，和不能進(jìn)入電容器下面的信號(hào)引腳。
圖2a～2c表示芯片引腳結(jié)構(gòu)有更大柔性的另一個(gè)變型。這可以通過使用不通的和埋藏的通路允許進(jìn)入在BGA零件的背面上的電源和接地引腳的先進(jìn)的PWB工藝達(dá)到。
圖2a表示可使在板的頂面(BGA零件側(cè))上的球形襯墊10與背面上的襯墊14接觸的不通和埋藏的一通路綜合的一個(gè)例子?？梢岳貌煌ǖ耐?1和13與埋藏通路12，將電源和接地引腳設(shè)在板內(nèi)的相應(yīng)的BGA零件引線上。在這種情況下，襯墊14可以在通路陣列的任何排和列中形成。
圖2b表示輔助復(fù)合通路的另一個(gè)例子。如以前一樣，板的頂面上(BGA零件側(cè))的球10之間的觸點(diǎn)與背面上的襯墊14連接。在這個(gè)例子中，襯墊14在通路陣列中的位置與在BGA零件上的相應(yīng)引線的位置相適應(yīng)。
利用這種方法，不需要規(guī)定零件的間距，引腳的配置和電容器尺寸，接地和電源可以放置在任何地方的事實(shí)使得可有許多間距，尺寸和觸點(diǎn)配置的綜合。結(jié)果，如圖2c的照片所示，在BGA的背面上可以形成像“停車場(chǎng)”狀的配置。這種方法可使可裝入通路陣列中的無功元件(退耦電容器或終端電阻)的數(shù)目達(dá)到最大，可使設(shè)計(jì)的自由度高。
然而，由于板的成本較高，這個(gè)方法更加增加了產(chǎn)品的成本。
圖3為表示使用共用通路如何可以形成自由空間40的電路板的表面層的俯視圖。對(duì)于BGA零件，例如通路15一類的通路在一個(gè)短的連接4上與球形觸點(diǎn)襯墊16連接，形成安裝時(shí)與IC或零件上的相應(yīng)的引線(球)的觸點(diǎn)。從圖可看出，在二個(gè)相鄰的通路列/排之間配置一個(gè)球形觸點(diǎn)襯墊，和觸點(diǎn)4與水平線成一個(gè)角度α。應(yīng)當(dāng)注意由于球形觸點(diǎn)襯墊放置在行和列之間，因此，角度α的值由該排和列之間的距離確定。對(duì)于帶有等距離的排和列的通路陣列，角度α可以為225°或45°。
在相應(yīng)的共用通路30的二個(gè)側(cè)面上，用30表示的共用通路與放置在通路排和列之間的二個(gè)相鄰的球形觸點(diǎn)襯墊31和32連接。例如，球形襯墊31的觸點(diǎn)4’與水平線形成角度α(例如225°)，右邊的球形襯墊32的觸點(diǎn)4”的角度為β＝α+90(例如-45°)。
如上所述，在用50表示的陣列中配置通路。圖3表示6個(gè)列Col1～Col6。對(duì)于N×K通路陣列，列稱為Col(n)，行稱為R(k)。球形襯墊也形成一個(gè)格柵陣列60，它的觸點(diǎn)襯墊放置在列C1，C2等和排r1，r2等中。對(duì)于N×K觸點(diǎn)襯墊陣列，列稱為C(n)，行稱為r(k)。陣列60和陣列50之間的偏移給與球形襯墊連接4，4’和4”的長(zhǎng)度與角度。
假設(shè)多個(gè)共用通路占據(jù)陣列50的列中的依次的位置，如通路SV1，SV2，SV3...SVm所示。如圖所示，共用通路與Col2右邊的列C2的相應(yīng)通路和與Col2左邊的列C3的相應(yīng)通路接觸。這樣，在Col2中的共用通路30在Col1和Col2之間有球形觸點(diǎn)襯墊31。因?yàn)锽GA零件的相應(yīng)引線與共用通路連接，因此Col3中不需要通路。
我們稱通路數(shù)目減小的區(qū)域?yàn)椤白杂煽臻g”。如果空缺通路“放置”成特殊圖形，則可在通路陣列中得到?jīng)]有通路的區(qū)域。利用獲得這種自由空間的共用通路，還可設(shè)計(jì)各種結(jié)構(gòu)。在圖3的例子中，通過減少通路的Col3數(shù)目得到的自由空間40的寬度為D1＝2×D-通道尺寸。應(yīng)當(dāng)指出，裝在自由空間40內(nèi)的退耦電容器必需比D1小。
對(duì)于D為0.8mm(0.0314英寸)或1mm(0.0393英寸)和通路尺寸在0.020英寸～0.030英寸范圍內(nèi)，在最壞情況下，自由空間的寬度D1，對(duì)于0.8mm(0.0314英寸)間距為0.0328英寸，對(duì)于1mm(0.0394英寸)間距為0.0486英寸。在二種情況下，D1都足以容納0402電容器(0.04英寸×0.02英寸)和0201電容器(0.02英寸×0.01英寸)。在最壞情況下，自由空間的寬度D1對(duì)于D＝1.27mm(0.050英寸)間距為0.070英寸，它足以容納0603電容器(0.06英寸×0.03英寸)，0402電容器(0.04英寸×0.02英寸)和0201電容器(0.02英寸×0.01英寸)。
一般，BGA器件具有大量的接地和電源引線，因此可以和希望設(shè)計(jì)封裝將在相鄰的列和行中的這些引線分組，以便使用用于安裝該器件的在通路組件上的共用通路。本發(fā)明適用于在二個(gè)依次的排和列中具有至少一對(duì)電源球形襯墊觸點(diǎn)和一對(duì)接地襯墊觸點(diǎn)的任何BGA。這是因?yàn)橹辽傩枰€(gè)共用通路，以容納無源元件(電容器或電阻)的二個(gè)引線。換句話說，本發(fā)明適用于在球柵陣列60中具有至少2×2子陣列，用于連接二個(gè)連續(xù)的電源和接地通路。
如所指出的，二個(gè)陣列50和60可以不需要在所有的列和行中包括通路/球形觸點(diǎn)襯墊。目前已擁有帶有數(shù)目減少的通路/球形觸點(diǎn)襯墊的各種設(shè)計(jì)，然而，本說明書將這些圖形稱為陣列。根據(jù)本發(fā)明，通過減少通路陣列50的通路數(shù)得到的圖形稱為“改良的通路陣列”。
還應(yīng)指出，術(shù)語“列”和“行”是相對(duì)的術(shù)語，它取決于在圖中相應(yīng)陣列的表示。這樣，如果本發(fā)明提及由一行和一列表示的通路或襯墊，則如果該列和行的表示互換了，同樣的說明也可應(yīng)用。
另外，為了容納m個(gè)電容器需要偶數(shù)個(gè)2m的共用通路，在通路陣列中可以準(zhǔn)備附加的共用通路(奇數(shù)或偶數(shù)的附加通路)，但這與本發(fā)明無關(guān)。還應(yīng)指出，如果設(shè)計(jì)要求，可以使用信號(hào)引腳的共用通路。另外，本領(lǐng)域的技術(shù)人員知道，這與本發(fā)明無關(guān)，本發(fā)明涉及放置退耦電容器。
圖4a和4b表示根據(jù)本發(fā)明，為了提供安裝退耦電容器的自由空間的共用通路圖形的例子。這些圖表示共用通路的二個(gè)變型，第一個(gè)變型為共用一個(gè)通路的球形襯墊形成一個(gè)角度，而另一個(gè)變型為共用一個(gè)通路的球形襯墊為共線的。
圖4a為表示通路陣列的5個(gè)列，即Col1～Col5的PWB的背面圖。應(yīng)注意球形襯墊用虛線表示，因?yàn)樗鼈冊(cè)赑WB的頂部上，只有例如15、30、33一類的通路和相應(yīng)的通路襯墊占據(jù)在背面上的寬大空間。在這個(gè)結(jié)構(gòu)中，共用通路30(相應(yīng)地33等)設(shè)在Col3中，相應(yīng)的球形觸點(diǎn)襯墊列設(shè)在Col3的左邊的右邊。這樣，包括襯墊31(相應(yīng)地34)的球形襯墊的列放置在Col2和Col3之間，和包括襯墊32(相應(yīng)地35)的球形襯墊的列放置在Col3和Col4之間。Col1，Col2和Col5中的通路-例如通路15不共用，而與相應(yīng)的球形觸點(diǎn)襯墊16相關(guān)聯(lián)。
如結(jié)合圖3所述，在Col4中沒有為放置軌跡和放置退耦電容器100提供自由空間的通路。如圖所示，每一個(gè)電容器100的引線釬焊在相應(yīng)的電源和接地通路上。例如，電容器100的電源引線與通路30連接，而接地引線與通路33連接。電容器100的體裝入自由空間中，不妨礙任何通路，同時(shí)，相應(yīng)的球形襯墊31、32、34和35用于連接BGA零件的引線。
圖4b為表示通路陣列的四個(gè)列，即Col1～Col4的PWB的背面圖。在這個(gè)結(jié)構(gòu)中，共用通路30’和33’等設(shè)在Col1中，而共用通路35和37設(shè)在Col3中。如圖所示，球形襯墊觸點(diǎn)共線地配置，形成Col1和Col3左邊和右邊的列。這樣，包括襯墊31’的球形觸點(diǎn)襯墊的列放置在Col1的左邊，而包括襯墊32’的球形襯墊的列放置在Col1和Col2之間。在Col2和Col4中沒有為在Col2中放置退耦電容器100和在Col4中放置電容器100’提供相應(yīng)的自由空間的通路。每一個(gè)電容器100的電源引線與通路30’釬焊在一起，而接地引線與通路33’連接。同樣，電容器100’的電源引線釬焊在通路36’上，而接地引線與通路37連接。相應(yīng)的電容器100，100’的體裝在自由空間中，不妨礙任何通路，同時(shí)，在一PWB的頂上的相應(yīng)的球形觸點(diǎn)襯墊用于與BGA零件的引線連接。
圖4c為放置在BGA零件下的PWB的背面上的退耦電容器的照片。
使用這種方法，通過減少通路的列/行或部分列/行的數(shù)目，可以在BGA中得到自由空間的列/行或部分列/行。如上所述，通過使用共用通路，可以部分地減小BGA的通路數(shù)，為退耦電容器留下空間。當(dāng)將本發(fā)明提供的方法與相應(yīng)的組裝方法結(jié)合時(shí)，可以將所希望數(shù)目的退耦電容器放置在BGA陣列的背面上。結(jié)果，可得到在相應(yīng)IC中電路的高性能工作。
另外，在上述的方法中，在退耦電容器下面沒有通路。這表示由于使用標(biāo)準(zhǔn)的PTH通路形成路線和不需要ViP，因此該方法沒有與處理有關(guān)的問題。
權(quán)利要求
1.一種印刷線路板(PWB)，用于在所述的PWB的一個(gè)側(cè)面上安裝高性能的球柵陣列(BGA)器件，包括一個(gè)改良的通路陣列；改良在于所述通路陣列的一行的至少一部分失去至少二個(gè)相鄰的通路，其中該失去的通路被相鄰行中的相應(yīng)的共用通路代替，所述共用通路與電源供給或電源返回連接；和位于所述PWB的另一側(cè)面上，在所述部分中的每一個(gè)所述共用通路的通路襯墊；這樣，退耦電容器可以電氣上連接在通路襯墊的所述對(duì)的兩端，使得在所述二個(gè)相鄰?fù)分校娫垂┙o和電源返回退耦。
2.一種用于安裝高性能集成電路的印刷線路板(PWB)，包括在所述PWB的頂面上，帶有球形連接襯墊的BGA列和BGA行的一個(gè)改良的通路陣列；電鍍通孔(PTH)通路的一個(gè)改良的通路陣列，其中，每一個(gè)通路列Col(n)配置在二個(gè)相應(yīng)的BGA列C(n)和C(n+1)之間，和每一個(gè)通路行R(k)配置在二個(gè)相應(yīng)的BGA行r(k)和r(k+1)之間；其中減少放置在所述改良的通路陣列的依次的通路行R(k)～R(k+2m-1)中的所述通路列Col(n)的2m個(gè)通路的數(shù)目，以便在所述PWB的背面上得到自由空間；和其中在與所述列Col(n)相鄰的，和放置在所述通路陣列的所述依次的行R(k)～R(k+2m-1)中的通路列C(n+1)中2m個(gè)相應(yīng)的通路為共用通路。
3.如權(quán)利要求2所述的PWB，其特征為，為了容納寬度D1基本上相同的m個(gè)無源元件，所述自由空間的寬度D1等于二倍所述通路陣列的間距D減去通路尺寸。
4.如權(quán)利要求2所述的PWB，其特征為，m至少為1。
5.如權(quán)利要求2所述的PWB，其特征為，在所述列Col(n)和所述行R(k)中的第一個(gè)共用通路形成到所述列C(n)和所述行r(k)中的第一個(gè)相應(yīng)球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k)中的第二個(gè)相應(yīng)的球形觸點(diǎn)襯墊的電源觸點(diǎn)。
6.如權(quán)利要求5所述的PWB，其特征為，在所述列Col(n)和所述行R(k+1)中的第二個(gè)共用通路形成到所述列C(n)和所述行r(k+1)中的第三個(gè)相應(yīng)的球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k)中的第四個(gè)相應(yīng)的球形觸點(diǎn)襯墊的接地觸點(diǎn)。
7.如權(quán)利要求2所述的PWB，其特征為，在所述列Col(n)和所述行R(k)中的第一個(gè)共用通路形成到所述列C(n)和所述行r(k)中的第一個(gè)相應(yīng)的球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k+1)中的第二個(gè)相應(yīng)的球形觸點(diǎn)襯墊的電源觸點(diǎn)。
8.如權(quán)利要求7所述的PWB，其特征為，在所述列Col(n)和所述行R(k+1)中的第二個(gè)共用通路形成到所述列C(n)和所述行r(k+1)中的第三個(gè)相應(yīng)的球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k+2)中的第四個(gè)相應(yīng)的球形觸點(diǎn)襯墊的接地觸點(diǎn)。
9.如權(quán)利要求2所述的PWB，其特征為，在所述列Col(n)和所述行R(k)中的第一個(gè)共用通路形成到所述列C(n)和所述行r(k+1)中的第一個(gè)相應(yīng)的球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k)中的第二個(gè)相應(yīng)球形觸點(diǎn)襯墊的電源觸點(diǎn)。
10.如權(quán)利要求9所述的PWB，其特征為，在所述列Col(n)和所述行R(k+1)中的第二個(gè)共用通路形成到所述列C(n)和所述行r(k+2)中的第三個(gè)相應(yīng)的球形觸點(diǎn)襯墊和到所述列C(n+1)和所述行r(k+1)中的第四個(gè)相應(yīng)的球形觸點(diǎn)襯墊的接地觸點(diǎn)。
11.如權(quán)利要求3所述的PWB，其特征為，所述無源元件為0603，0402，0201或較小的退耦電容器。
12.如權(quán)利要求3所述的PWB，其特征為，所述無源元件為0603，0402，0201或較小的電阻。
13.對(duì)于具有將BGA器件安裝在所述PWB的一個(gè)側(cè)面上的接觸面圖形和使所述BGA器件與所述PWB連接的通路陣列的印刷線路板(PWB)，將退耦電容器安裝在所述PWB的另一側(cè)面上的方法，包括減少在所述通路陣列的第一排的一部分中的至少二個(gè)相鄰的通路的數(shù)目；利用在與所述第一行相鄰的第二行中的一對(duì)共用通路代替所述數(shù)目減小的通路；分別將所述共用通路與電源供給和電源返回連接，并在所述PWB的另一個(gè)側(cè)面上，在所述部分上，為所述共用通路提供相應(yīng)的通路襯墊；和電氣上使所述退耦電容器連接在所述一對(duì)共用通路的兩端，在所述二個(gè)相鄰的通路上使電源供給和電源返回退耦。
全文摘要
一種用于安裝高性能的球柵陣列(BGA)器件，而將退耦電容器安裝在印刷線路板(PWB)上的方法。連接BGA器件的通路陣列經(jīng)過改良。改良就是使所述通路陣列的一排的至少一部分失去至少二個(gè)相鄰的通路。該失去的通路被在相鄰的排中的相應(yīng)的共用通路代替，并且該共用通路與電源供給或電源返回連接。該共用通路在所述PWB的另一側(cè)面上還帶有通路襯墊，并且退耦電容器電氣上可連接在一對(duì)通路襯墊的兩端，以便在二個(gè)相鄰的通路中，使電源供給和電源返回退耦。
文檔編號(hào)H05K1/02GK1951161SQ200580009135
公開日2007年4月18日 申請(qǐng)日期2005年1月20日 優(yōu)先權(quán)日2004年1月22日
發(fā)明者亞歷克斯·L·錢, 保羅·布朗, 查爾斯·M·埃利奧特 申請(qǐng)人:阿爾卡特公司