專利名稱：用于對電路部件進(jìn)行布線的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子電路，尤其涉及用于對第一組電路部件和第二部件之間的布線進(jìn)行布局的系統(tǒng)和方法。
背景技術(shù)：
隨著電子技術(shù)的進(jìn)展，一貫地存在對于改進(jìn)的電子器件的需求。除了對這些器件中新的特征的需求，還存在使這些器件更小和更快的要求。為了使電子器件更小和更快，一般需要使得形成器件的部件在物理上更小。但是，減小這些部件的尺寸可導(dǎo)致妨礙器件更快速地工作的問題，甚至?xí)?dǎo)致器件出現(xiàn)故障。
隨著電子部件的尺寸減小，連接這些部件的導(dǎo)線的尺寸和間隔(間距)也減小。隨著電路中的導(dǎo)線的間距減小，這些導(dǎo)線的耦合電容增加。耦合電容增加又導(dǎo)致導(dǎo)線之間的干擾增加。另外，隨著電子電路的復(fù)雜性增加，可能必需更長的導(dǎo)線(以及長度變化更大的導(dǎo)線)以連接電路內(nèi)的各個部件。導(dǎo)線的長度增加導(dǎo)致這些導(dǎo)線的電阻增加。
電路中的導(dǎo)線的電容和電阻增加會導(dǎo)致一些信號通道實際上比其它的信號通道更長。換句話說，信號通過具有較高的電阻和電容的導(dǎo)線上的通道比通過具有較低的電阻和電容的導(dǎo)線上的通道要花費更長的時間。由于難以使各信號通道保持相同的長度，因此這在將來自大量部件的信號耦合到另一部件的電路中是有問題的。結(jié)果，各信號到達(dá)末端部件會花費不同的時間，并且各信號的相位會因此變得相互偏移。并且，由于電容在最長的信號線中最大，因此通過最長的信號線所需的增長的時間使得電路以較慢的速度工作。
常規(guī)而言，以兩種方式中的任一種解決由信號線之間的電容導(dǎo)致的問題。首先，為了減小導(dǎo)線的電阻，可以增加其寬度。通過減小導(dǎo)線的電阻，有效縮短信號通道，并且各信號通過不同的信號通道導(dǎo)致較小的時滯(skew)。解決該問題的第二種方式是通過增加導(dǎo)線的間距。換句話說，增加導(dǎo)線的間隔。通過增加導(dǎo)線的間距，減小導(dǎo)線之間的耦合電容。電容減小導(dǎo)致各信號之間干擾減小、時滯較小。
解決問題的這些常規(guī)方案的問題在于，通過增加導(dǎo)線的寬度或通過增加導(dǎo)線之間的間距，電路的尺寸增加。這不利于所希望的尺寸減小。因此希望提供在不增加使用信號線的電路的尺寸的情況下減小這些信號線之間的時滯的系統(tǒng)和方法。

發(fā)明內(nèi)容
可以通過本發(fā)明的各實施例解決上面概述的問題中的一個或更多個。在廣義上，本發(fā)明包括用于配置平行導(dǎo)線以減小導(dǎo)線之間的電容變化并由此減小不同導(dǎo)線上的信號的時滯和信號通過導(dǎo)線所需的時間的系統(tǒng)和方法。
在一個實施例中，諸如緩沖器或鎖存器的多個第一部件與諸如編碼器或糾錯邏輯的第二部件耦合。第一部件在物理上被配置為線狀陣列。第二部件被定位在該線狀陣列的末端。第一部件中的每一個通過導(dǎo)線與第二部件耦合，該導(dǎo)線具有垂直于線狀陣列的方向延伸的垂直部分和平行于線狀陣列的方向延伸的平行部分。不是將第一部件中的相鄰的那些部件的平行部分定位為相互鄰近，而是將平行部分交錯排列，使得導(dǎo)線的平行部分不與相鄰的部件的平行部分相鄰。由此，最長的平行部分鄰近短得多的平行部分，而不是使最長的平行部分鄰近下一個最長的平行部分。結(jié)果，兩個相鄰的平行部分僅僅相鄰兩者中的較短的一個的長度。較長的平行部分的剩余部分到下一個導(dǎo)線的距離加倍(有效地使導(dǎo)線間距加倍)。
一個實施例包括一種系統(tǒng)，該系統(tǒng)包括第一部件的線狀陣列；位置鄰近第一部件的線狀陣列的第二部件；和多個信號線。各信號線被耦合在第一部件中的相應(yīng)一個與第二部件之間。各信號線包含與第一部件的線狀陣列平行并具有相應(yīng)的長度的平行部分。信號線被定位為使得相鄰的信號線根據(jù)相應(yīng)的平行部分長度被交錯排列。在一個實施例中，信號線被配置為使得具有第n長的平行部分的信號線鄰近具有第n短的平行部分的信號線。平行部分可被定位為使得長平行部分的長度從序列的第一邊到第二邊減小而短平行部分的長度從第一邊到第二增加。作為替代方案，長平行部分可被定位為在序列的交替的邊上具有連續(xù)減小的長度。短平行部分也被定位為在序列的交替的邊上具有連續(xù)增加的長度。
大量的其它的實施例也是可能的。


通過參照附圖閱讀以下詳細(xì)說明，本發(fā)明的其它目的和優(yōu)點會變得更加明顯。
圖1是表示示例性電路的示圖。
圖2是表示更有效地利用芯片上的可用空間的常規(guī)電路布局的示圖。
圖3是具有根據(jù)第一示例性實施例被定位的信號線的電路。
圖4是表示以常規(guī)的方式和根據(jù)一個實施例以交錯排列的結(jié)構(gòu)配置的多組信號線的電容變化的條形圖。
圖5是表示具有根據(jù)替代性實施例被定位的信號線的電路的示圖。
圖6是表示具有根據(jù)另一替代性實施例被定位的信號線的電路的示圖。
圖7是表示具有根據(jù)另一替代性實施例被定位的信號線的電路的示圖。
圖8是表示具有根據(jù)又另一替代性實施例被定位的信號線的電路的示圖。
本發(fā)明存在各種變更和替代形式，通過附圖和附帶的詳細(xì)說明以舉例方式示出其特定實施例。應(yīng)當(dāng)理解，附圖和詳細(xì)說明的目的不在于將本發(fā)明限定為說明的特定實施例。本公開的目的在于覆蓋落在由所附的權(quán)利要求書限定的本發(fā)明的范圍內(nèi)的所有變更、等同物和替換。
具體實施例方式
以下說明本發(fā)明的一個或更多個實施例。應(yīng)當(dāng)注意，以下說明的這些和任何其它實施例是示例性的，目的在于解釋而非限定本發(fā)明。
在廣義上，本發(fā)明包括用于配置平行導(dǎo)線以減小導(dǎo)線之間的電容變化并由此減小不同導(dǎo)線上的信號的時滯和信號通過導(dǎo)線所需的時間的系統(tǒng)和方法。
在一個實施例中，諸如緩沖器或鎖存器的多個第一部件與諸如編碼器或糾錯邏輯的第二部件耦合。第一部件在物理上被配置為線狀陣列。第二部件被定位在該線狀陣列的末端。第一部件中的每一個通過導(dǎo)線與第二部件耦合，該導(dǎo)線具有垂直于線狀陣列的方向延伸的垂直部分和平行于線狀陣列的方向延伸的平行部分。不是將第一部件中的相鄰的那些部件的平行部分定位為相互鄰近，而是將平行部分交錯排列，使得導(dǎo)線的平行部分不與相鄰的部件的平行部分相鄰。作為替代方案，使平行部分中的長的那些與平行部分中的短的那些交錯排列。通過交替排列長短平行部分，信號線實際上在長平行部分的長度的一部分上具有兩倍(2x)間距。(短平行部分在其全長上具有1倍間距。)這種結(jié)構(gòu)稍微增加具有短平行部分的信號線(一般具有最低的電容)的電容，并顯著減小具有長平行部分的信號線(一般具有最高的電容)的電容。由此減小信號線之間的電容變化(和引起的信號時滯)。并且，最長的信號線的電容減少最多，由此減少信號通過這些信號線所需的相應(yīng)時間并使電路可在較高的速度下工作。
在詳細(xì)說明本發(fā)明的實施例之前，說明可使用各實施例的電路的類型以及要解決的問題有用的。參照圖1，示出說明示例性電路的示圖。在該電路中，在圖的左側(cè)有多個部件111～114。部件111～114都是第一類型。部件111～114中的每一個通過相應(yīng)的信號線131～134與第二部件120耦合。
電路100可以例如為糾錯電路、總線電路或各種其它電路的一部分。不論電路的目的是什么，都可能存在許多第一類型的部件(111～114)，這些第一類型的部件都通過相應(yīng)信號線(131～134)向單個部件(120)提供信號。為了制造電路100(和與其耦合的任何其它電路)，必須確定部件和信號線的物理布局。雖然圖1中所示的布局簡單、易于理解并在概念上與從部件111～114到部件120的數(shù)據(jù)的流動對應(yīng)，但就電路使用的空間而言，這種布局的效率不是非常高。還容易看出，隨著第一類型的部件的數(shù)量增加，電路所需的空間量迅速增加。由于材料的成本和加工這些材料以制造集成電路的成本較高，因此優(yōu)選空間上效率更高的設(shè)計。
如上所述，電路100可以為糾錯電路。這些電路可例如由XOR(異或)門的樹構(gòu)成。換句話說，將第一組信號輸入第一XOR門，將第二組信號輸入第二XOR門，以此類推。這些XOR門形成第一層。然后將這些XOR門中的每一個的輸出輸入第二層XOR門中的一個，并將第二層XOR門的輸出輸入第三層XOR門中的一個，以此類推，直到產(chǎn)生單個糾錯信號。如果電路100是這種類型的XOR樹，那么第一層中的XOR門是第一部件(111～114)，而第二層和隨后的各層共同形成第二部件(120)。
參照圖2，示出更有效地利用芯片上的可用空間的常規(guī)電路布局的示圖。在該圖中，電路200由通過一組信號線231～234耦合在一起的一組第一部件211～214(可以是與部件111～114相同的部件)和第二部件220構(gòu)成。在電路200中，以線狀陣列定位第一部件211～214。即，所有這些部件排成一行(在圖中沿水平方向)。在線狀陣列的一端定位第二部件220。
將各第一部件耦合到第二部件的信號線具有垂直于線狀陣列延伸(在圖中向下)的第一部分和平行于線狀陣列延伸(在圖中水平向右)的第二部分?？梢栽陔娐返牡谝粚又行纬筛餍盘柧€的第一垂直部分，而在第二層中形成各信號線的第二平行部分。圖2中所示的電路布局為電路提供十分緊湊和簡單的結(jié)構(gòu)。將第一部件211～214緊密地定位在一起，使得在線狀陣列中只有很小的空間是不用的。類似地，將信號線231～234緊密地定位在一起，使得在信號線之間只有很少的浪費的空間。
但是，如上所述，各信號線具有相應(yīng)的電容。該電容包含與在一個信號線和鄰近的信號線之間產(chǎn)生的電容對應(yīng)的第一成分和與在該信號線和地之間產(chǎn)生的電容對應(yīng)的第二成分。第一種電容稱為耦合電容，第二種電容稱為負(fù)載電容。
當(dāng)如圖2所示將信號線非常緊密地定位在一起時，耦合電容可相當(dāng)大。信號線相互越近(即，信號線的間距越小)，它們之間的耦合電容越大。因此，隨著信號線的間距減小，信號線的電容也增加。如上面解釋的那樣，當(dāng)信號線的電容增加時，信號線的有效通道長度增加，從而有可能影響線上的信號的定時。
應(yīng)當(dāng)注意，信號線的垂直部分的間隔一般沒有平行部分密。因此平行部分對信號線的總電容的貢獻(xiàn)比垂直部分大。
在如圖2所示的電路中，信號線的平行部分具有不同的長度。由于電容是沿線的各個部分產(chǎn)生的(即，由于線的各個部分對電容有一定的貢獻(xiàn))，因此，在其它方面相等的情況下，較長的線比較短的線產(chǎn)生更大的電容。較長的信號線的較大的電容增加它們的有效信號通道長度，它們的有效信號通道長度已經(jīng)比較短的信號線的有效信號通道長度長。這導(dǎo)致在較長和較短信號線的信號通道長度之間存在更大的差異，因此導(dǎo)致在較長和較短信號線的信號之間存在更大的時滯。另外，由于信號通過最長的信號線花費最長的時間，因此這些線限制電路可工作的速度。當(dāng)最長的信號線的信號通道長度由于電容而增加時，電路的最高工作速度降低。
通過不同信號線的物理定位可能加劇這種較長的信號線相對于較短的信號線具有較大的電容和較慢的、時滯的信號的正常趨勢。如上所述，圖2中的信號線的平行部分具有不同的長度。具體而言，以長度的次序配置信號線的平行部分。即，最長的平行部分鄰近第二長的平行部分，該第二長的平行部分鄰近第三長的平行部分，以此類推。同樣地，最短的平行部分鄰近第二短的平行部分，該第二短的平行部分鄰近第三短的平行部分，以此類推。由于長信號線使其它長信號線被定位為與它們緊鄰，因此它們幾乎沿其全長獲得耦合電容。因此，與沒有被定位為緊鄰這些其它線的情況相比，這些信號線具有更大的耦合電容。
常規(guī)而言，通過簡單地增加信號線的間距解決該問題。即，增加信號線之間的間隔。信號線的間距可例如增加兩倍。通過增加信號線之間的間隔，降低在這些線和鄰近的線之間產(chǎn)生的耦合電容。但這種方案并不理想，因為它要求電路占據(jù)更大的芯片空間。如果例如電路200的信號線需要1倍寬(圖中為高)的空間，那么具有兩倍間距的電路會需要2倍寬的空間。
本發(fā)明的各實施例通過保持信號線的間距而交錯排列信號線解決該問題。即，以長短平行部分的交錯序列定位信號線。應(yīng)當(dāng)注意，對本公開來說，“長”是指具有比所有平行部分的中間長度長的平行部分的信號線。類似地， “短”是指具有比中間長度短的平行部分的信號線。
參照圖3，示出具有根據(jù)第一示例性實施例被定位的信號線的電路。在該圖中，仍以線狀陣列配置一組第一部件310。將第二部件320定位在陣列的一端。第一部件中的每一個通過相應(yīng)的信號線與第二部件耦合。
可以看出，與部件311對應(yīng)的信號線具有最長的平行部分，與部件312對應(yīng)的線具有第二長的平行部分，以此類推。相反，部件316的信號線具有最短的平行部分，部件315具有第二短的平行部分，以此類推。在圖3的實施例中，第n長的平行部分鄰近第n短的平行部分，第n和第(n+1)長(短)的平行部分被單個短(長)平行部分分開。因此，按以下次序定位信號線的平行部分最長；最短；第二長；第二短；
第三長……或者最短；最長；第二短；第二長；第三短；……在該實施例中，長平行部分從平行部分的序列的一邊到另一邊長度增加。類似地，短平行部分沿穿過平行部分的序列的相同方向長度減小。
作為這種結(jié)構(gòu)的結(jié)果，對于較長的平行部分的一些部分實現(xiàn)間距增加。例如，與部件311耦合的平行部分在其長度的大部分上具有2倍的間距，在等于與部件316耦合的平行部分的長度的其長度的一部分上具有1倍的間距。對于長平行部分中的各個連續(xù)的平行部分，2倍間距長度與1倍間距長度的比減小。
信號線的平行部分的這種交錯長短定位的效果導(dǎo)致較長的平行部分的耦合電容減小。這種減小對于最長的平行部分最大，并隨平行部分的長度減小而減小。對于短平行部分(不比中間平行部分長的平行部分)，耦合電容不減小。事實上，該耦合電容可能稍微增加，原因是，所考慮的平行部分不是被定位在一個較長的平行部分和一個較短的平行部分之間，而是被定位在兩個較長的平行部分之間，這會稍微增加耦合電容。但是就信號時滯而言，這是有利的，原因是，希望所有的信號線具有相同的有效信號通道長度，因此使最長和最短的信號通道長度之間的差最小化而不是簡單地使最長的信號通道長度最小化是有幫助的。并且，由于通過最長的信號線所需的時間限制電路的工作速度，因此即使在沒有時滯減小的情況下，也希望減小這些線的信號通道長度。
參照圖4，示出表示以常規(guī)的方式和根據(jù)一個實施例以交錯排列的結(jié)構(gòu)配置的多組信號線的電容變化的條形圖。圖4對應(yīng)分別具有十根信號線的一對電路。具有最短的平行部分的線標(biāo)識為1，具有最長的平行部分的線標(biāo)識為10。其中一個電路類似于圖2中所示的電路具有以常規(guī)的方式(按長度次序)配置的信號線的平行部分。另一電路類似于圖3中所示的電路具有以交錯排列的方式配置的信號線的平行部分。
從圖4可以看出，對于常規(guī)的電路，信號線的電容大致線性增加。另一方面，交錯排列的電路中的信號線的電容對于具有較短的平行部分的線(1～5)相對線性增加，但對于具有較長的平行部分的信號線增加較慢。如上所述，在交錯排列的結(jié)構(gòu)中，具有較短的平行部分的信號線的電容稍高，并且，在交錯排列的結(jié)構(gòu)中，具有較長的平行部分的線的電容較低。在最長的平行部分(線10)的情況下，電容大大低于常規(guī)結(jié)構(gòu)。因此與在常規(guī)結(jié)構(gòu)中相比，在交錯排列的結(jié)構(gòu)中信號線之間的電容變化較小。
參照圖5，示出表示具有根據(jù)替代性實施例被定位的信號線的電路的示圖。在圖5中，如圖3那樣，以線狀陣列配置第一組部件510。類似地，在線狀陣列的末端定位第二部件520。第一部件中的每一個通過相應(yīng)的具有垂直部分和平行部分的信號線與第二部件耦合(如上面限定的那樣)。
圖5的電路與圖3的電路區(qū)別在于，長平行部分不僅與短平行部分交錯排列，還被定位為使得連續(xù)較長/較短的平行部分位于平行部分的序列的交替的兩邊。即，不是從平行部分的序列的一邊向另一邊定位相互鄰近的最長的平行部分、然后最短、然后第二長、然后第二短，以此類推，而是將一對長短平行部分放在序列的一邊，然后將下一對放在序列的另一邊，使得連續(xù)的各對位于交替的兩邊，直到序列完全被定位。換句話說，第n長的平行部分鄰近第n短的平行部分，第n和第(n+2)長(短)的平行部分被單個短(長)平行部分分開。因此按以下次序定位信號線的平行部分最長；最短；第三長；第三短；……第四長；第四短；第二長；第二短。
應(yīng)當(dāng)注意，交錯排列的平行部分的序列可如上所述從長平行部分開始，或從短平行部分開始。在一個替代性實施例中，諸如接地導(dǎo)線的靜電線(static line)可被定位為鄰近平行部分的序列。在這種情況下，為了使對應(yīng)的信號線上的耦合電容最小化，可能希望將平行部分定位為使得最長的平行部分鄰近靜電線。如果沒有鄰近平行部分的序列的靜電線，那么可能希望序列從短平行部分開始。
應(yīng)當(dāng)注意，這里所述的電路中使用具體類型的部件并不重要。在一個實施例中，第一部件可以為向編碼電路(第二部件)提供數(shù)據(jù)的緩沖器或鎖存器。在其它的實施例中，第一和第二部件可以不同。這些部件可以為單個的電路部件或邏輯門，或者它們可以為包含多個部件的電路。
還應(yīng)注意，替代性的實施例可以具有不同的部件拓?fù)浣Y(jié)構(gòu)。即，可以以與上述電路不同的方式在物理上配置第一和第二部件。例如，第一部件的線狀陣列可以由沒有被全部定位在單個線上的一組部件構(gòu)成。作為替換，這些部件可被交錯排列使得它們處于多個行中。圖6中示出該部件拓?fù)浣Y(jié)構(gòu)的例子。示出的第一部件610處于兩行641和642中。應(yīng)當(dāng)注意，以與圖3的電路相同的方式交錯排列信號線的平行部分。
圖7中示出替代性部件拓?fù)浣Y(jié)構(gòu)的另一例子。在該圖中，第二部件(720)被定位在第一部件(710)的線狀陣列的中央而不是陣列的末端。使第一部件與第二部件耦合的信號線與第二部件的相對的邊連接。在該實施例中，根據(jù)上述說明交錯排列第二部件的各邊上的平行部分。這種結(jié)構(gòu)還可被視為由第一部件的兩個單獨的線狀陣列(741、742)構(gòu)成，其中第二部件被定位在這兩個線狀陣列中的每一個的末端。
參照圖8，示出另一替代性的部件拓?fù)浣Y(jié)構(gòu)。在該圖中，第二部件(820)也被定位為相對于第一部件(810)的線狀陣列在中央，而不是被定位在陣列的末端。(應(yīng)當(dāng)注意，第二部件720和820不需要被定位在第一部件710和810的相應(yīng)線狀陣列的正中央)。與圖7相反，第一部件的線狀陣列是連接的，而不是斷開為兩個單獨的線狀陣列。使第一部件與第二部件耦合的信號線與第二部件的最近的邊連接。根據(jù)上述說明在該實施例中交錯排列第二部件的各邊上的平行部分。
本發(fā)明的另一替代性實施例可包含電子設(shè)計自動化工具。在集成電路的設(shè)計和布局中，使用這種工具以使諸如對電路的部件之間的跡線(導(dǎo)線)布線的活動自動化是很普通的。這些工具可以包含當(dāng)被執(zhí)行時產(chǎn)生包含根據(jù)本公開的交錯排列的布線布局的電路部件互連的程序指令(軟件代碼)。認(rèn)為這些軟件工具為本發(fā)明的實施例?？梢栽诟鞣N計算機(jī)可讀媒體中包括這些軟件工具。類似地，執(zhí)行這些軟件工具的計算機(jī)系統(tǒng)被認(rèn)為是本發(fā)明的實施例，也在本公開的范圍內(nèi)。
應(yīng)當(dāng)注意，為了在具有最大的電容的信號線中實現(xiàn)最大的電容降低，這里所述的實施例將最長的平行部分定位為鄰近最短的部分，但這不是所有實施例所必需的。替代性實施例的交錯排列可以為將各種短平行部分定位在長平行部分之間，以實現(xiàn)不同程度的電容降低。認(rèn)為這些替代性實施例在如下面的權(quán)利要求書闡述的本發(fā)明的范圍內(nèi)。
本領(lǐng)域技術(shù)人員可以理解，可以用任意各種不同的技術(shù)和方法表示信息和信號。例如，可以用電壓、電流、電磁波、磁場或粒子、光場或粒子或其任意組合表示以上說明中可能提到的數(shù)據(jù)、指令、命令、信息、信號、位、符號等。可以通過使用包含導(dǎo)線、金屬跡線、通路、光纖等的任何適當(dāng)?shù)膫鬏斆襟w在公開的系統(tǒng)的部件之間傳送信息和信號。
可以用專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、存儲電路、通用處理器、數(shù)字信號處理器(DSP)或其它邏輯器件、分立門或晶體管邏輯、分立硬件部件或被設(shè)計為執(zhí)行這里說明的功能的其任意組合實施或執(zhí)行與這里公開的實施例相關(guān)聯(lián)說明的各種示例性的邏輯塊、模塊和電路。通用處理器可以為任意常規(guī)的處理器、控制器、微控制器或狀態(tài)機(jī)等。也可以作為計算裝置的組合例如DSP和微處理器、多個微處理器、連同DSP芯的一個或更多個微處理器的組合或任何其它這樣的結(jié)構(gòu)，實施處理器。
可以直接在硬件中、在由處理器執(zhí)行的軟件(程序指令)中、或在兩者的組合中實施與這里公開的實施例相關(guān)聯(lián)說明的方法或算法的步驟。軟件可存在于RAM存儲器、閃速存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM或本領(lǐng)域公知的任何其它形式的計算機(jī)可讀媒體中。這種包含實施本發(fā)明的方法中的一個的程序指令的媒體本身是本發(fā)明的替代性實施例。一個示例性的存儲媒體可與計算系統(tǒng)(例如，處理器)耦合，使得處理器可從/向存儲媒體讀取/寫入信息。在替代方案中，存儲媒體可與處理器形成整體。處理器和存儲媒體可存在于例如ASIC中。ASIC可存在于用戶終端中。處理器和存儲媒體可替代性地作為分立部件存在于用戶終端或其它裝置中。
這里使用的“計算機(jī)”和“計算系統(tǒng)”目的在于包含任意類型的能夠執(zhí)行這里所述的功能的數(shù)據(jù)處理或指令處理系統(tǒng)。這里使用的“計算機(jī)可讀媒體”是指可存儲可被計算系統(tǒng)執(zhí)行的程序指令的媒體，并包含軟盤、硬盤驅(qū)動器、CD-ROM、DVD-ROM、RAM、ROM、DASD陣列、磁帶、軟磁盤和光存儲器等。
本領(lǐng)域技術(shù)人員還能夠理解，可以作為電子硬件、計算機(jī)軟件或兩者的組合實施與這里公開的實施例相關(guān)聯(lián)說明的各種示例性邏輯塊、模塊、電路和算法步驟。為了清楚地說明硬件和軟件的這種可互換性，以上一般性地就其功能性說明了各種示例性的部件、塊、模塊、電路和步驟。究竟這種功能性是以硬件還是以軟件實施取決于特定的應(yīng)用和對整個系統(tǒng)的設(shè)計限制。本領(lǐng)域技術(shù)人員可以為各特定的應(yīng)用以不同的方式實施所述功能性，但不應(yīng)將這種實施決定解釋為導(dǎo)致背離本發(fā)明的范圍。
以上關(guān)于特定實施例說明了本發(fā)明可提供的有益效果和優(yōu)點。這些有益效果和優(yōu)點以及可導(dǎo)致它們產(chǎn)生或變得更明顯的任何要素或限制不應(yīng)被解釋為任何或全部權(quán)利要求的關(guān)鍵的、必需的或本質(zhì)的特征。這里使用的術(shù)語“包含”、“包括”或其任何變型目的在于被解釋為非排它性地包含在這些術(shù)語后面的要素或限制。因此，包含一組要素的系統(tǒng)、方法或其它實施例不僅僅限于這些要素，并且可以包含未被明確列出或要求權(quán)利的實施例固有的其它要素。
提供公開的實施例的以上說明，以使得任何本領(lǐng)域技術(shù)人員可制作或使用本發(fā)明。本領(lǐng)域技術(shù)人員容易想到這些實施例的各種變更方式，并且，在不背離本發(fā)明的精神或范圍的情況下，可以將這里限定的一般原理應(yīng)用于其它實施例。因此，本發(fā)明不限于這里示出的實施例，而應(yīng)被給予與這里公開以及以下權(quán)利要求書中記載的原理和新穎性特征一致的最寬的范圍。
權(quán)利要求
1.一種系統(tǒng)，包括第一部件的線狀陣列；位置鄰近第一部件的線狀陣列的第二部件；和多個信號線；其中，各信號線被耦合在第一部件中的相應(yīng)一個與第二部件之間；各信號線包含與第一部件的線狀陣列平行的平行部分；各信號線的平行部分具有相應(yīng)的長度；以及所述信號線被定位為使得相鄰的信號線根據(jù)相應(yīng)的平行部分長度被交錯排列。
2.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，第二部件被定位在第一部件的線狀陣列的一端。
3.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，第二部件被定位為相對于第一部件的線狀陣列在中央。
4.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，信號線被配置為使得具有最長的平行部分的信號線鄰近具有最短的平行部分的信號線。
5.根據(jù)權(quán)利要求4的系統(tǒng)，其特征在于，信號線被配置為使得具有第n長的平行部分的信號線鄰近具有第n短的平行部分的信號線。
6.根據(jù)權(quán)利要求5的系統(tǒng)，其特征在于，信號線包含具有大于或等于中間長度的平行部分長度的一組長線和具有小于或等于中間長度的平行部分長度的一組短線；以長的那組的平行部分的長度增加而短的那組的平行部分的長度減小的序列配置平行部分。
7.根據(jù)權(quán)利要求5的系統(tǒng)，其特征在于，信號線包含具有大于或等于中間長度的平行部分長度的一組長線和具有小于或等于中間長度的平行部分長度的一組短線；以序列配置平行部分，在該序列中，長平行部分中的較長的那些和短平行部分中的較短的那些被定位為距離該序列的中央最遠(yuǎn)。
8.根據(jù)權(quán)利要求5的系統(tǒng)，其特征在于，第n長的平行部分和第(n+1)長的平行部分在物理上被比第n長和第(n+1)長的平行部分短的單個平行部分分開。
9.根據(jù)權(quán)利要求5的系統(tǒng)，其特征在于，第n長的平行部分和第(n+2)長的平行部分在物理上被比第n長和第(n+2)長的平行部分短的單個平行部分分開。
10.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，在糾錯電路中實施該系統(tǒng)。
11.一種方法，包括以下步驟設(shè)置第一部件的線狀陣列；設(shè)置位置鄰近第一部件的線狀陣列的第二部件；以及設(shè)置多個信號線；其中，各信號線被耦合在第一部件中的相應(yīng)一個與第二部件之間；各信號線包含與第一部件的線狀陣列平行的平行部分；各信號線的平行部分具有相應(yīng)的長度；以及所述信號線被定位為使得相鄰的信號線根據(jù)相應(yīng)的平行部分長度被交錯排列。
12.根據(jù)權(quán)利要求11的方法，其特征在于，第二部件被定位在第一部件的線狀陣列的一端。
13.根據(jù)權(quán)利要求11的方法，其特征在于，第二部件被定位為相對于第一部件的線狀陣列在中央。
14.根據(jù)權(quán)利要求11的方法，還包括以下步驟配置信號線，使得具有最長的平行部分的信號線鄰近具有最短的平行部分的信號線。
15.根據(jù)權(quán)利要求14的方法，還包括以下步驟配置信號線，使得具有第n長的平行部分的信號線鄰近具有第n短的平行部分的信號線。
16.根據(jù)權(quán)利要求15的方法，還包括以下步驟配置信號線，使得第n長的平行部分和第(n+1)長的平行部分在物理上被比第n長和第(n+1)長的平行部分短的單個平行部分分開。
17.根據(jù)權(quán)利要求15的方法，還包括以下步驟配置信號線，使得第n長的平行部分和第(n+2)長的平行部分在物理上被比第n長和第(n+2)長的平行部分短的單個平行部分分開。
18.根據(jù)權(quán)利要求11的方法，其特征在于，在糾錯電路中實施該方法。
19.一種設(shè)計自動化工具，包括在計算機(jī)可讀媒體中包含的一個或更多個程序指令，其中，所述程序指令構(gòu)成為使計算系統(tǒng)執(zhí)行包括以下步驟的方法定位第一部件的線狀陣列；定位鄰近第一部件的線狀陣列的第二部件；和定位被耦合在第一部件和第二部件之間的多個信號線；其中，各信號線包含與第一部件的線狀陣列平行的平行部分；各信號線的平行部分具有相應(yīng)的長度；以及所述信號線被定位為使得相鄰的信號線根據(jù)相應(yīng)的平行部分長度被交錯排列。
全文摘要
提供用于配置平行導(dǎo)線以減小電容變化的系統(tǒng)和方法。在一個實施例中，被配置為線狀陣列的多個第一部件通過相應(yīng)的信號導(dǎo)線與在該線狀陣列的末端的第二部件耦合。各信號導(dǎo)線具有垂直于線狀陣列的方向延伸的垂直部分和平行于線狀陣列的方向延伸的平行部分。平行部分被交錯排列，使得平行部分中的較長的那些鄰近平行部分中的較短的那些，而不是簡單地從最長到最短排列。在一個實施例中，平行部分中的較長的一半的長度穿過平行部分的序列減小，而平行部分中的較短的一半長度增加。在另一實施例中，連續(xù)較長/較短的平行部分交替位于序列的兩邊。
文檔編號H05K7/06GK1856217SQ20061007540
公開日2006年11月1日 申請日期2006年4月14日 優(yōu)先權(quán)日2005年4月15日
發(fā)明者牧野英一 申請人:株式會社東芝