專利名稱：基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于醫(yī)學(xué)儀器的高頻電刀的輸出波形控制裝置，更特別地說，是指一種利用復(fù)雜可編程邏輯器件(CPLD)，實(shí)現(xiàn)了直接數(shù)字頻率合成(DDS)技術(shù)，來產(chǎn)生高頻電刀控制波形，最終控制高頻電刀輸出波形的裝置。
背景技術(shù)：
高頻電刀是一種取代機(jī)械手術(shù)刀進(jìn)行手術(shù)切割的電外科器械，它通過有效電極尖端產(chǎn)生高頻高壓電流與肌體接觸時(shí)對(duì)組織進(jìn)行加熱，實(shí)現(xiàn)對(duì)肌體組織的分離和凝固，從而起到切割和凝血的目的。由于它具有快速、精確的切割和止血以及有切口小、流血少、操作方便等優(yōu)點(diǎn)，因而可廣泛應(yīng)用于皮膚科、耳鼻喉科、婦科、外科等手術(shù)中。
對(duì)于高頻電刀輸出波形的控制常規(guī)有兩種方式 一種是應(yīng)用分立電路產(chǎn)生高頻電刀高壓激勵(lì)的控制波形信號(hào)。其高頻波形信號(hào)由晶體振蕩器或其它振蕩電路產(chǎn)生，信號(hào)由分頻電路、波形調(diào)整電路處理之后，成為高壓激勵(lì)部分所需要的控制波形，經(jīng)過隔離電路，控制高壓激勵(lì)電路，驅(qū)動(dòng)輸出變壓器產(chǎn)生高頻高壓的輸出電流。這種方式電路復(fù)雜，波形輸出受元器件個(gè)體的差別影響大，波形的參數(shù)修改困難，電路復(fù)雜也會(huì)降低電路工作的穩(wěn)定性和可靠性。
另一種是利用脈寬調(diào)制(PWM)器件產(chǎn)生高頻電刀高壓激勵(lì)的控制波形信號(hào)，對(duì)器件的輸入端口施加一定的模擬信號(hào)，器件的輸出端口就能夠產(chǎn)生所需要的波形信號(hào)，波形的占空比、頻率都可以進(jìn)行調(diào)節(jié)。這種方式相對(duì)上一種方式電路簡(jiǎn)單，波形參數(shù)修改靈活。由于輸入的信號(hào)均為模擬信號(hào)，而高頻電刀正常工作輸出的高頻高壓電流必然要影響輸入的模擬信號(hào)穩(wěn)定性，從而對(duì)脈寬調(diào)制(PWM)器件輸出的波形信號(hào)產(chǎn)生影響，所以這種方式穩(wěn)定性和可靠性不高。
上述兩種方式只能夠產(chǎn)生高頻電刀在進(jìn)行“純切”操作時(shí)，輸出的未經(jīng)調(diào)制的高頻波形信號(hào)。當(dāng)高頻電刀進(jìn)行“混切”和“凝”操作時(shí)，需要輸出經(jīng)過調(diào)制之后的高頻波形信號(hào)，產(chǎn)生這個(gè)脈寬可調(diào)的頻率相對(duì)較低的調(diào)制波，需要另外增加相應(yīng)的波形發(fā)生電路。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置，該裝置通過在常規(guī)高頻電刀微控制器的輸出端連接CPLD器件，通過隔離電路來控制MOSFET全橋電路，并在CPLD器件上應(yīng)用Verilog HDL語言編寫有針對(duì)微控制器輸出信號(hào)的波形產(chǎn)生控制模塊。本發(fā)明利用直接數(shù)字頻率合成(DDS)技術(shù)控制高頻電刀輸出波形，能夠有效地提高高頻電刀控制波形的可靠性和穩(wěn)定性，降低了建立硬件波形產(chǎn)生電路的復(fù)雜程度、生產(chǎn)成本。本發(fā)明高頻電刀輸出波形控制裝置配置靈活，可以任意修改波形信號(hào)的參數(shù)，能夠產(chǎn)生未經(jīng)調(diào)試的高頻波形信號(hào)以及經(jīng)過調(diào)制后的高頻波形信號(hào)。
本發(fā)明是一種基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置，由復(fù)雜可編程邏輯器件(CPLD)、波形產(chǎn)生控制模塊、晶體振蕩器、MOSFET全橋電路組成，波形產(chǎn)生控制模塊存儲(chǔ)在CPLD器件上，CPLD器件根據(jù)Verilog HDL語言編寫設(shè)有429KHz脈寬固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件與微控制器在硬件形式上的連接為，CPLD器件的4位控制端口、8位數(shù)據(jù)線端口分別與微控制器端口連接。
所述的高頻電刀輸出波形的控制裝置，其波形產(chǎn)生控制模塊由429KHz脈寬固定波形產(chǎn)生模塊、25KHz的PWM波形產(chǎn)生模塊、波形調(diào)制模塊、波形解析模塊和波形輸出仲裁模塊組成， 所述429KHz脈寬固定波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，并利用429KHz脈寬固定波形的增量寄存器對(duì)其進(jìn)行分頻處理后，輸出429KHz的基頻信號(hào)f1； 所述25KHz的PWM波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，和微控制器輸出的8位數(shù)據(jù)信號(hào)D0；并 利用25KHz的PWM波形的增量寄存器對(duì)所述同步工作信號(hào)f0進(jìn)行分頻處理；和 利用25KHz的PWM波形的增量寄存器中的數(shù)值減去三倍所述8位數(shù)據(jù)信號(hào)D0與閾值1進(jìn)行比較后輸出調(diào)制信號(hào)f2； 所述波形調(diào)制模塊對(duì)接收的429KHz的基頻信號(hào)f1和調(diào)制信號(hào)f2經(jīng)解調(diào)處理后輸出未調(diào)制信號(hào)f3和已調(diào)制信號(hào)f4； 所述波形解析模塊接收微控制器輸出的指令控制信號(hào)C0，并根據(jù)波形規(guī)則獲得波形類型，并輸出波形解析信號(hào)C1； 所述波形輸出仲裁模塊接收未調(diào)制信號(hào)f3、已調(diào)制信號(hào)f4和波形解析信號(hào)C1，并對(duì)接收的信號(hào)根據(jù)高頻電刀執(zhí)行動(dòng)作進(jìn)行仲裁后，輸出全橋激勵(lì)波形信號(hào)f5，控制全橋電路驅(qū)動(dòng)輸出線圈和刀頭；其高頻電刀執(zhí)行動(dòng)作有(a)純切、(b)混切、(c)凝。
所述的高頻電刀輸出波形的控制裝置，其晶體振蕩器、429KHz脈寬固定波形產(chǎn)生模塊和25KHz的PWM波形產(chǎn)生模塊構(gòu)成直接數(shù)字頻率合成。
本發(fā)明高頻電刀輸出波形控制裝置的優(yōu)點(diǎn)在于(1)采用直接數(shù)字頻率合成(DDS)技術(shù)產(chǎn)生波形信號(hào)，其分辨率高、穩(wěn)定性好、頻率范圍大，不受工作條件影響；(2)功率放大器件采用大功率的MOSFET全橋電路，功率可達(dá)300W以上；(3)采用直接數(shù)字頻率合成(DDS)技術(shù)通過復(fù)雜可編程邏輯器件(CPLD)、VerilogHDL語言編程實(shí)現(xiàn)，采用由微控制器控制復(fù)雜可編程邏輯器件(CPLD)輸出波形參數(shù)、以及其它數(shù)字邏輯關(guān)系，其相關(guān)參數(shù)可以靈活改變。
圖1是本發(fā)明高頻電刀硬件結(jié)構(gòu)框圖。
圖2是本發(fā)明波形產(chǎn)生控制模塊的結(jié)構(gòu)框圖。
圖3是MOSFET全橋電路原理與四種波形結(jié)構(gòu)簡(jiǎn)圖。
圖4是MOSFET全橋電路控制波形圖。
圖5是脈寬PWM調(diào)整中的兩個(gè)波形對(duì)比圖。
圖6是經(jīng)本發(fā)明輸出波形控制裝置調(diào)制處理后的波形圖。
圖7是微控制器與CPLD電聯(lián)接示意圖。
圖8是CPLD器件上的軟件控制流程圖。
具體實(shí)施例方式 下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。
高頻電刀的硬件結(jié)構(gòu)如圖1所示，一般高頻電刀由人機(jī)界面、微控制器、信號(hào)發(fā)生模塊、隔離電路、高壓線圈、匹配網(wǎng)絡(luò)和刀頭構(gòu)成，微控制器接收由人機(jī)界面輸出的控制指令，并對(duì)其進(jìn)行處理后輸出控制信號(hào)給隔離電路，隔離電路對(duì)控制電路輸出的信號(hào)進(jìn)行隔離控制全橋電路驅(qū)動(dòng)高壓線圈進(jìn)而驅(qū)動(dòng)刀頭運(yùn)動(dòng)進(jìn)行手術(shù)。關(guān)于高頻電刀控制部分(采用電路結(jié)構(gòu)形式)的介紹，可以參考《醫(yī)療衛(wèi)生設(shè)備》2000年第6期公開的KYKY YT300C高頻電刀的研制開發(fā)。該參考文獻(xiàn)公開了采用高頻電壓輸出部分實(shí)現(xiàn)將220V交流電直接整流得到直流高壓，并采用PWM產(chǎn)生所需的工作直流電壓，通過高頻振蕩器和功率器形成電路得到高頻電壓，再經(jīng)調(diào)制、濾波后進(jìn)行隔離輸出；功率測(cè)量部分則對(duì)輸出功率進(jìn)行實(shí)時(shí)測(cè)量，從而調(diào)整直流工作電壓，按照預(yù)定的功率曲線輸出功率。
對(duì)于本發(fā)明的一種采用直接數(shù)字頻率合成技術(shù)(DDS)產(chǎn)生高頻電刀輸出波形，以及利用復(fù)雜可編程邏輯器件(CPLD)對(duì)所需波形的控制裝置。本發(fā)明波形控制裝置由復(fù)雜可編程邏輯器件(CPLD)、波形產(chǎn)生控制模塊、晶體振蕩器、MOSFET全橋電路組成(請(qǐng)參見圖1所示)。波形產(chǎn)生控制模塊存儲(chǔ)在CPLD器件上，CPLD器件根據(jù)Verilog HDL語言編寫設(shè)有429KHz脈寬固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件與微控制器在硬件形式上的連接為，CPLD器件的4位控制端口、8位數(shù)據(jù)端口分別與微控制器相應(yīng)輸入輸出端口連接(請(qǐng)參見圖7所示，芯片之間的端口聯(lián)接為常規(guī)技術(shù)，不作為本發(fā)明專利申請(qǐng)的保護(hù)內(nèi)容)；波形產(chǎn)生控制模塊由429KHz脈寬固定波形產(chǎn)生模塊、25KHz的PWM波形產(chǎn)生模塊、波形調(diào)制模塊、波形解析模塊和波形輸出仲裁模塊組成(請(qǐng)參見圖2所示)。晶體振蕩器、429KHz脈寬固定波形產(chǎn)生模塊和25KHz的PWM波形產(chǎn)生模塊構(gòu)成直接數(shù)字頻率合成(DDS)，即晶體振蕩器輸出的同步工作信號(hào)f0經(jīng)429KHz脈寬固定波形產(chǎn)生模塊和25KHz的PWM波形產(chǎn)生模塊進(jìn)行分頻等處理后，分別輸出相應(yīng)的數(shù)字頻率。
直接數(shù)字頻率合成(Direct Digital Frequency Synthesis，簡(jiǎn)稱DDS或DDFS)技術(shù)是迅速發(fā)展起來的一種新型信號(hào)合成技術(shù)。因?yàn)椴捎萌珨?shù)字結(jié)構(gòu)，所以具有寬的相對(duì)頻帶、精確的頻率分辯率、較快的頻率轉(zhuǎn)換速度、低相位噪聲及易集成等突出優(yōu)點(diǎn)。FPGA、CPLD等大規(guī)模集成的可編程邏輯電路的出現(xiàn)，為簡(jiǎn)化DDS電路設(shè)計(jì)、減小DDS系統(tǒng)的體積、提高系統(tǒng)穩(wěn)定性以及靈活性提供了基礎(chǔ)。本發(fā)明中選擇的CPLD芯片具有在線可編程能力和EEPROM結(jié)構(gòu)，使系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程配置，并且掉電后不會(huì)丟失，從而可以靈活和方便地進(jìn)行開發(fā)和生產(chǎn)。
下面將對(duì)波形產(chǎn)生控制模塊中各模塊實(shí)現(xiàn)的功能作詳細(xì)說明 429KHz脈寬固定波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，并利用429KHz脈寬固定波形的增量寄存器對(duì)其進(jìn)行分頻處理后，輸出429KHz的基頻信號(hào)f1； 25KHz的PWM波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，和微控制器輸出的8位數(shù)據(jù)信號(hào)D0；并利用25KHz的PWM波形的增量寄存器對(duì)所述同步工作信號(hào)f0進(jìn)行分頻處理；和利用25KHz的PWM波形的增量寄存器中的數(shù)值減去三倍所述8位數(shù)據(jù)信號(hào)D0與閾值1進(jìn)行比較，其相等時(shí)輸出寄存器存儲(chǔ)的數(shù)值為0，則輸出波形為低電平；當(dāng)25KHz的PWM波形的增量寄存器中的數(shù)值為960時(shí)，輸出寄存器存儲(chǔ)的數(shù)值為1，則輸出波形為高電平； 波形解析模塊接收微控制器輸出的指令控制信號(hào)C0，并根據(jù)波形規(guī)則獲得波形類型；其波形規(guī)則為(A)指令控制信號(hào)C0為1的時(shí)，其輸出數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值；(B)指令控制信號(hào)C0為2的時(shí)，其輸出數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值與25KHz波形寄存器存儲(chǔ)的數(shù)值進(jìn)行運(yùn)算“與”操作；(C)指令控制信號(hào)C0為7的時(shí)，其輸出數(shù)值為0。其波形類型有(一)未調(diào)制波；(二)已調(diào)制波；(三)無波形。
波形調(diào)制模塊對(duì)接收的429KHz的基頻信號(hào)f1和調(diào)制信號(hào)f2經(jīng)調(diào)制處理后輸出未調(diào)制信號(hào)f3和已調(diào)制信號(hào)f4。
波形解析模塊接收微控制器輸出的指令控制信號(hào)C0，并根據(jù)波形規(guī)則獲得波形類型，并輸出波形解析信號(hào)C1； 波形輸出仲裁模塊對(duì)接收的未調(diào)制信號(hào)f3、已調(diào)制信號(hào)f4和波形解析信號(hào)C1根據(jù)高頻電刀執(zhí)行動(dòng)作進(jìn)行仲裁后，輸出全橋激勵(lì)波形信號(hào)f5，控制全橋電路驅(qū)動(dòng)輸出線圈和刀頭。高頻電刀執(zhí)行動(dòng)作有(a)純切、(b)混切、(c)凝，在高頻電刀的使用中，(a)純切采用未調(diào)制PWM波形；而(b)混切和(c)凝需要采用調(diào)制后的波形。
在本發(fā)明中，f0表示同步工作信號(hào)、f1表示429KHz的基頻信號(hào)、f2表示調(diào)制信號(hào)、f3表示未調(diào)制信號(hào)、f4表示已調(diào)制信號(hào)、C0表示指令控制信號(hào)、D0表示8位數(shù)據(jù)信號(hào)、C1表示波形解析信號(hào)、f5表示全橋激勵(lì)波形信號(hào)。
在常規(guī)的MOSFET全橋驅(qū)動(dòng)電路中，MOSFET管A(V1波形)和MOSFET管D(V4波形)與MOSFET管B(V2波形)和MOSFET管C(V3波形)的波形信號(hào)的邏輯狀態(tài)是互斥的(請(qǐng)參見圖3所示)。故在本發(fā)明中，將V1波形和V4波形、V2波形和V3波形分別對(duì)應(yīng)兩個(gè)內(nèi)部寄存器，這兩個(gè)寄存器的定義為outPulse429K、outPulse429KN。V1波形和V4波形、V2波形和V3波形在初始狀態(tài)下的波形結(jié)構(gòu)如圖4所示，圖中所示的波形為理想方波，則有V1波形和V4波形為高時(shí)，V2波形和V3波形為低；V2波形和V3波形為高時(shí)，V1波形和V4波形為低。
一般PWM輸出波形為理想方波，當(dāng)16％、66％時(shí)，兩個(gè)不同的占空比進(jìn)行對(duì)比，其在不同脈寬時(shí)的波形結(jié)構(gòu)如圖5所示。
其波形在所述波形產(chǎn)生控制模塊中解析為 用來傳輸微控制器給CPLD下達(dá)的命令，該端口由Verilog HDL語言描述為input[3:0]型的變量。P0-P7微控制器的8位輸入輸出口作為8位數(shù)據(jù)端口，與CPLD自定義的PulseCommand8位數(shù)據(jù)端口相連，用來傳輸單片機(jī)發(fā)送給CPLD的數(shù)據(jù)，該接口由Verilog HDL語言描述為input[7:0]型的變量。如圖7所示。
CPLD接收控制命令并產(chǎn)生相應(yīng)波形的程序如下 if(PulseCtrl＝＝1)//未調(diào)制波beginoutPulse429K＜＝outPulse429KIN；outPulse429KN＜＝outPulse429KNIN；endif(PulseCtrl＝＝2)//調(diào)制波beginoutPulse429K＜＝outPulse429KIN&outPulse25KNIN；outPulse429KN＜＝outPulse429KNIN&outPulse25KNIN；endif(PulseCtrl＝＝7)//停止輸出波形beginoutPulse429K＜＝0；outPulse429KN＜＝0；end 上述程序的內(nèi)容是當(dāng)控制寄存器的數(shù)值為1的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值。當(dāng)控制寄存器的數(shù)值為2的時(shí)候，輸出寄存器的數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值按位與上25KHz波形寄存器存儲(chǔ)的數(shù)值。當(dāng)控制寄存器的數(shù)值為7的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值為0。參見圖8所示，在CPLD器件上編寫的用于控制指令信息的語言是并行執(zhí)行的語言。
在本發(fā)明中，在CPLD器件上根據(jù)Verilog HDL語言編寫，設(shè)有429KHz脈寬固定波形的增量寄存器和25KHz的PWM波形的增量寄存器。DDS技術(shù)是一種用數(shù)字控制信號(hào)的相位增量技術(shù)，具有頻率分辨率高、穩(wěn)定性好、可靈活產(chǎn)生多種信號(hào)的優(yōu)點(diǎn)。在這里是通過改變相位增量寄存器的Δphase值(每個(gè)時(shí)鐘周期的度數(shù))來改變輸出頻率的。
產(chǎn)生429KHz的方波(429KHz脈寬固定波形產(chǎn)生模塊) 這里通過在429KHz脈寬固定波形產(chǎn)生模塊中定義一個(gè)變量reg[5:0]Pulse429KCounter，該變量作為相位增量寄存器，從1開始每周期增加1，增加到56就從新從1開始增加計(jì)數(shù)。
另外，在429KHz脈寬固定波形產(chǎn)生模塊中定義變量reg的型變量outPulse429KIN和型變量outPulse429KNIN。對(duì)于型變量outPulse429KIN和型變量outPulse429KNIN分別采用在429KHz脈寬固定波形的增量寄存器中對(duì)應(yīng)波形V1、波形V4(波形V1、波形V4是根據(jù)Verilog HDL語言編寫定義的)；在25KHz的PWM波形的增量寄存器中對(duì)應(yīng)波形V2、波形V3(波形V.2、波形V3是根據(jù)Verilog HDL語言編寫定義的)。采用簡(jiǎn)單的查表方法，使MOSFET全橋電路產(chǎn)生如圖4所示的未調(diào)制的控制波形。波形產(chǎn)生的程序?yàn)? always@(posedge CLK)begin//429K1/3dutyPulse429KCounter＜＝Pulse429KCounter+1；case(Pulse429KCounter)6′b101111outPulse429KIN＜＝1；6′b010010outPulse429KNIN＜＝1；6′b011100outPulse429KNIN＜＝0；6′b111000；<!-- SIPO <DP n="7"> --><dp n="d7"/>beginoutPulse429KIN＜＝0；Pulse429KCounter＜＝1；endendcaseend 上述程序內(nèi)容是在時(shí)鐘的上升沿到來的時(shí)候，429KHz脈寬固定波形的增量寄存器存儲(chǔ)的數(shù)值增加一個(gè)單位，同時(shí)開始進(jìn)行判斷，當(dāng)該寄存器存儲(chǔ)的數(shù)值為47時(shí)，波形V1和波形V2輸出為高電平，當(dāng)該寄存器存儲(chǔ)的數(shù)值為18時(shí)，波形V3和波形V4輸出為高電平，當(dāng)該寄存器存儲(chǔ)的數(shù)值為28時(shí)，波形V3和波形V4輸出為低電平，當(dāng)該寄存器存儲(chǔ)的數(shù)值為56時(shí)，波形V1和波形V2的輸出為低電平，同時(shí)該寄存器存儲(chǔ)的數(shù)值變?yōu)?。
其中時(shí)鐘CLK信號(hào)是由外部24MHz晶體振蕩器產(chǎn)生的TTL電平方波信號(hào)。經(jīng)429KHz脈寬固定波形產(chǎn)生模塊處理之后得到429KHz的控制MOSFET全橋電路未調(diào)制高頻率波形信號(hào)f1。
產(chǎn)生25KHz脈寬可變化的方波(25KHz的PWM波形產(chǎn)生模塊) 這里通過在25KHz的PWM波形產(chǎn)生模塊中定義一個(gè)變量reg[9:0]Pulse25KCounter，該變量作為相位增量寄存器，從1開始每周期增加1，增加到960就重新從1開始增加計(jì)數(shù)。
always@(posedge CLK)beginPulse25KCounter＜＝Pulse25KCounter+1；if((Pulse25KCounter-PulseCommand*3)＝＝10′b0000000001)outPulse25KNIN＜＝0；if(Pulse25KCounter＝＝10′b1111000000)beginoutPulse25KNIN＜＝1；Pulse25KCounter＜＝1；endend 上述程序內(nèi)容是在時(shí)鐘的上升沿到來的時(shí)候，相位增量寄存器存儲(chǔ)的數(shù)值增加一個(gè)單位，同時(shí)開始進(jìn)行判斷，當(dāng)該寄存器存儲(chǔ)的數(shù)值減去三倍數(shù)據(jù)輸入端口寄存器的數(shù)值等于1的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值為0，當(dāng)該寄存器存儲(chǔ)的數(shù)據(jù)為960的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值為1，該寄存器存儲(chǔ)的數(shù)據(jù)為1。
其中，PulseCommand是input型變量，它作為CPLD的輸入端口，接收微控制器發(fā)出的數(shù)據(jù)，來調(diào)整25KHz方波的脈寬。占空比由1/960到766/960可調(diào)，調(diào)整步長(zhǎng)為周期的3/960。由此實(shí)現(xiàn)了25KHz方波脈寬的調(diào)整。
產(chǎn)生25KHz調(diào)制429KHz后的方波(波形調(diào)制模塊) 這里通過在波形調(diào)制模塊中定義了兩個(gè)reg型變量outPulse429K和型變量outPulse429KN，作為儲(chǔ)存調(diào)制方波結(jié)果的寄存器。進(jìn)行調(diào)制過程的代碼如下，經(jīng)過調(diào)制處理之后的波形見圖6所示。
outPulse429K<＝outPulse429KIN&outPulse25KNIN； outPulse429KN<＝outPulse429KNIN&outPulse25KNIN； 上述程序的內(nèi)容是兩個(gè)數(shù)出端口寄存器存儲(chǔ)的數(shù)值為別等于兩個(gè)429K波形寄存器存儲(chǔ)的數(shù)值運(yùn)算“與”上兩個(gè)25KHz的波形寄存器存儲(chǔ)的數(shù)值。
微控制器與CPLD的通訊方式 在本發(fā)明中，在復(fù)雜可編程邏輯器件(CPLD)上用硬件描述語言實(shí)現(xiàn)了直接數(shù)字頻率合成(DDS)技術(shù)，微控制器通過程序由輸入輸出端口對(duì)CPLD進(jìn)行控制，使之產(chǎn)生控制功率模塊所需要的波形信號(hào)，通過高壓隔離系統(tǒng)控制功率模塊，驅(qū)動(dòng)輸出變壓器，產(chǎn)生高頻電刀的高頻高壓輸出。CPLD的硬線邏輯通過Verilog HDL進(jìn)行描述，微處理器的固件通過Keil C5l編寫。
微控制器4個(gè)輸入輸出端口與CPLD自定義的PulseCtrl輸入接口相連(4位控制總線)，用來發(fā)送微控制器下達(dá)給CPLD的命令，該接口可以由Verilog HDL語言描述為input[3:0]型的變量。微控制器8個(gè)輸入輸出端口與CPLD自定義的PulseCommand輸入接口相連(8位數(shù)據(jù)總線)，用來接收微控制器發(fā)送給CPLD的數(shù)據(jù)，該接口可以由Verilog HDL語言描述為input[7:0]型的變量。
CPLD接收控制命令并產(chǎn)生相應(yīng)波形的程序如下 if(PulseCtrl＝＝1)//未調(diào)制波begin<!-- SIPO <DP n="9"> --><dp n="d9"/>outPulse429K＜＝outPulse429KIN；outPulse429KN＜＝outPulse429KNIN；endif(PulseCtrl＝＝2)//調(diào)制波beginoutPulse429K＜＝outPulse429KIN&outPulse25KNIN；outPulse429KN＜＝outPulse429KNIN&outPulse25KNIN；endif(PulseCtrl＝＝7)//停止輸出波形beginoutPulse429K＜＝0；outPulse429KN＜＝0；end 上述程序的內(nèi)容是當(dāng)控制寄存器的數(shù)值為1的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值。當(dāng)控制寄存器的數(shù)值為2的時(shí)候，輸出寄存器的數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值按位與上25KHz波形寄存器存儲(chǔ)的數(shù)值。當(dāng)控制寄存器的數(shù)值為7的時(shí)候，輸出寄存器存儲(chǔ)的數(shù)值為0。
微控制器控制CPLD產(chǎn)生不同形式波形的函數(shù)為CpldCtrl(unsigned charcmd)。該函數(shù)的形參cmd的值與控制CPLD的協(xié)議如下表所示 該函數(shù)的代碼如下 void CpldCtrl(unsigned char cmd) { P2＝cmd； } 上述程序的內(nèi)容是微控制器的輸入輸出端口P2.0-P2.3等于定義的命令變量存儲(chǔ)的數(shù)值。
微控制器控制CPLD改變所發(fā)出調(diào)制波的脈寬的方法，是通過8位數(shù)據(jù)端口直接發(fā)出8位數(shù)據(jù)來實(shí)現(xiàn)的。
本發(fā)明基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置，可以作為高頻電刀的外掛設(shè)備(一種波形信號(hào)產(chǎn)生器)，也可以是嵌入在高頻電刀微控制器中的內(nèi)部執(zhí)行器件。作為外掛設(shè)備應(yīng)用時(shí)，無需對(duì)高頻電刀的硬件電路進(jìn)行改動(dòng)，從而縮短了產(chǎn)品的研發(fā)周期，節(jié)約了硬件電路改動(dòng)的費(fèi)用。使高頻電刀具有頻率穩(wěn)定性好，參數(shù)設(shè)置修改方便、靈活等特點(diǎn)。經(jīng)實(shí)驗(yàn)表明，本發(fā)明的波形產(chǎn)生控制模塊產(chǎn)生、調(diào)制、仲裁后的波形易于修改，電路元器件簡(jiǎn)單且參數(shù)穩(wěn)定。經(jīng)多次反復(fù)修改和實(shí)驗(yàn)后，高頻電刀能夠明顯減小切割組織炭化、刀頭與組織的粘連和安全性等問題，達(dá)到了預(yù)定的功能和技術(shù)指標(biāo)。
權(quán)利要求
1、一種基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置，其特征在于由復(fù)雜可編程邏輯器件(CPLD)、波形產(chǎn)生控制模塊、晶體振蕩器、MOSFET全橋電路組成，波形產(chǎn)生控制模塊存儲(chǔ)在CPLD器件上，CPLD器件根據(jù)VerilogHDL語言編寫設(shè)有429KHz脈寬固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件與微控制器在硬件形式上的連接為，CPLD器件的4位控制端口、8位數(shù)據(jù)線端口分別與微控制器端口連接。
2、根據(jù)權(quán)利要求1所述的高頻電刀輸出波形的控制裝置，其特征在于所述波形產(chǎn)生控制模塊由429KHz脈寬固定波形產(chǎn)生模塊、25KHz的PWM波形產(chǎn)生模塊、波形調(diào)制模塊、波形解析模塊和波形輸出仲裁模塊組成，
所述429KHz脈寬固定波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，并利用429KHz脈寬固定波形的增量寄存器對(duì)其進(jìn)行分頻處理后，輸出429KHz的基頻信號(hào)f1；
所述25KHz的PWM波形產(chǎn)生模塊接收晶體振蕩器輸出的同步工作信號(hào)f0，和微控制器輸出的8位數(shù)據(jù)信號(hào)D0；并
利用25KHz的PWM波形的增量寄存器對(duì)所述同步工作信號(hào)f0進(jìn)行分頻處理；和
利用25KHz的PWM波形的增量寄存器中的數(shù)值減去三倍所述8位數(shù)據(jù)信號(hào)D0與閾值1進(jìn)行比較后輸出調(diào)制信號(hào)f2；
所述波形調(diào)制模塊對(duì)接收的429KHz的基頻信號(hào)f1和調(diào)制信號(hào)f2經(jīng)解調(diào)處理后輸出未調(diào)制信號(hào)f3和已調(diào)制信號(hào)f4；
所述波形解析模塊接收微控制器輸出的指令控制信號(hào)C0，并根據(jù)波形規(guī)則獲得波形類型，并輸出波形解析信號(hào)C1；
所述波形輸出仲裁模塊接收未調(diào)制信號(hào)f3、已調(diào)制信號(hào)f4和波形解析信號(hào)C1，并對(duì)接收的信號(hào)根據(jù)高頻電刀執(zhí)行動(dòng)作進(jìn)行仲裁后，輸出全橋激勵(lì)波形信號(hào)f5，控制全橋電路驅(qū)動(dòng)輸出線圈和刀頭；其高頻電刀執(zhí)行動(dòng)作有(a)純切、(b)混切、(c)凝。
3、根據(jù)權(quán)利要求2所述的高頻電刀輸出波形的控制裝置，其特征在于25KHz的PWM波形產(chǎn)生模塊對(duì)所述8位數(shù)據(jù)信號(hào)D0與閾值1的比較方式為，(a)所述8位數(shù)據(jù)信號(hào)D0與所述閾值1相等時(shí)，輸出給25KHz的PWM波形的增量寄存器的數(shù)值為0，則輸出波形為低電平；(b)當(dāng)25KHz的PWM波形的增量寄存器中存儲(chǔ)的數(shù)值為960時(shí)，其輸出的數(shù)值為1，則輸出波形為高電平。
4、根據(jù)權(quán)利要求2所述的高頻電刀輸出波形的控制裝置，其特征在于所述波形解析模塊中的波形規(guī)則有，
(A)指令控制信號(hào)C0為1時(shí)，其輸出數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值；
(B)指令控制信號(hào)C0為2時(shí)，其輸出數(shù)值等于429KHz波形寄存器存儲(chǔ)的數(shù)值與25KHz波形寄存器存儲(chǔ)的數(shù)值進(jìn)行運(yùn)算“與”操作；
(C)指令控制信號(hào)C0為7時(shí)，其輸出數(shù)值為0。
5、根據(jù)權(quán)利要求2所述的高頻電刀輸出波形的控制裝置，其特征在于所述波形解析模塊中的波形類型有，(一)未調(diào)制波；(二)已調(diào)制波；(三)無波形。
6、根據(jù)權(quán)利要求1所述的高頻電刀輸出波形的控制裝置，其特征在于晶體振蕩器、429KHz脈寬固定波形產(chǎn)生模塊和25KHz的PWM波形產(chǎn)生模塊構(gòu)成直接數(shù)字頻率合成。
全文摘要
本發(fā)明公開了一種基于直接數(shù)字頻率合成技術(shù)的高頻電刀輸出波形的控制裝置，由復(fù)雜可編程邏輯器件(CPLD)、波形產(chǎn)生控制模塊、晶體振蕩器、MOSFET全橋電路組成，波形產(chǎn)生控制模塊存儲(chǔ)在CPLD器件上，CPLD器件根據(jù)Verilog HDL語言編寫設(shè)有429KHz脈寬固定波形的增量寄存器、25KHz的PWM波形的增量寄存器。該裝置通過在常規(guī)高頻電刀微控制器的輸出端連接CPLD器件，通過隔離電路來控制MOSFET全橋電路，并在CPLD器件上應(yīng)用Verilog HDL語言編寫有針對(duì)微控制器輸出信號(hào)的波形產(chǎn)生控制模塊。本發(fā)明利用直接數(shù)字頻率合成(DDS)技術(shù)控制高頻電刀輸出波形，能夠有效地提高高頻電刀控制波形的可靠性和穩(wěn)定性，降低了建立硬件波形產(chǎn)生電路的復(fù)雜程度、生產(chǎn)成本。本發(fā)明高頻電刀輸出波形控制裝置配置靈活，可以任意修改波形信號(hào)的參數(shù)，能夠產(chǎn)生未經(jīng)調(diào)試的高頻波形信號(hào)(用于純切)以及經(jīng)過調(diào)制后的高頻波形信號(hào)(用于凝和混切)。
文檔編號(hào)H05B1/00GK1957857SQ20061011379
公開日2007年5月9日 申請(qǐng)日期2006年10月17日 優(yōu)先權(quán)日2006年10月17日
發(fā)明者龐亞宏, 張慶榮, 劉強(qiáng), 吳語紅 申請(qǐng)人:北京市亞可康達(dá)技術(shù)研究所, 北京航空航天大學(xué)