專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含發(fā)光組件的顯示裝置，尤其是涉及顯示裝置的布局(layout)。
背景技術(shù)：
以往，采用有機(jī)電致發(fā)光(EL)組件的有機(jī)電致發(fā)光(EL)面板為人所知，其開發(fā)亦積極進(jìn)行中。在該有機(jī)EL面板中，將有機(jī)EL組件配置為矩陣狀，并分別控制該有機(jī)EL組件的發(fā)光，借此而進(jìn)行顯示。尤其是在主動(dòng)矩陣型的有機(jī)EL面板中，于每個(gè)像素中具有顯示控制用的TFT(薄膜晶體管)，并可以通過此TFT的動(dòng)作控制而控制每個(gè)像素的發(fā)光，因此可以進(jìn)行極為精細(xì)的顯示。
圖12顯示主動(dòng)矩陣型的有機(jī)EL面板的像素電路的一例。供給有表示像素亮度的數(shù)據(jù)電壓的數(shù)據(jù)線DL，經(jīng)過柵極連接于柵極線GL的n溝道的選擇TFT10，而與驅(qū)動(dòng)TFT12的柵極連接。此外，于驅(qū)動(dòng)TFT12的柵極上，連接有另一端連接于電容線SC的保持電容14的一端，以保持驅(qū)動(dòng)TFT12的柵極電壓。
驅(qū)動(dòng)TFT12的源極與EL電源線連接，漏極與有機(jī)EL組件16的陽極連接，有機(jī)EL組件16的陰極則與陰極電源連接。
這樣的像素電路被配置成矩陣狀，并以預(yù)定的時(shí)序使每一條水平線都設(shè)置之柵極線成為H，使該行的選擇TFT10成為導(dǎo)通(ON)狀態(tài)。在此狀態(tài)下，由于數(shù)據(jù)電壓依序供給至數(shù)據(jù)線，因此該數(shù)據(jù)電壓供給至保持電容14而保持，即使在柵極線成為L時(shí)，亦可以保持那時(shí)之電壓。
此外，驅(qū)動(dòng)TFT12依照該保持電容14所保持的電壓而動(dòng)作，使對(duì)應(yīng)的驅(qū)動(dòng)電流從EL電源經(jīng)過有機(jī)EL組件16而流往陰極電源，有機(jī)EL組件16因而依照該數(shù)據(jù)電壓而發(fā)光。
之后，依序使柵極線成為H，而依序?qū)⑤斎氲囊曨l(video)信號(hào)作為數(shù)據(jù)電壓供給至對(duì)應(yīng)的像素，借此使配置成矩陣狀的有機(jī)EL組件16依照該數(shù)據(jù)電壓而發(fā)光，而進(jìn)行視頻信號(hào)的顯示。
在此，在這樣的像素電路中，如果配置成矩陣狀的像素電路的驅(qū)動(dòng)TFT的閾值電壓參差不齊，那么亮度亦會(huì)不均勻而導(dǎo)致顯示質(zhì)量的降低。此外，關(guān)于構(gòu)成顯示面板全體的像素電路的TFT，由于不易維持其特性為一致，因此也難以防止其導(dǎo)通(ON)與不導(dǎo)通(OFF)的閾值發(fā)生參差不齊的情形。
因此，關(guān)于用于防止對(duì)TFT的閾值變動(dòng)影響的電路，有例如日本特表2002-514320號(hào)公報(bào)以及日本特開2005-128521號(hào)公報(bào)等中所公開的方案。
然而，在這些方案中，必須具備2條以上用于進(jìn)行各個(gè)像素電路的控制的控制線。亦即，在上述圖5的電路中，只需具備柵極線來作為除了于垂直方向延伸的數(shù)據(jù)線、電源線之外的控制線，但是于日本特表2002-514320號(hào)公報(bào)以及日本特開2005-128521號(hào)公報(bào)中，除了柵極線之外還須具備至少2條控制線。
因此，不僅控制線，控制線與晶體管之間的連接線等也增加，而有開口率下降的問題。
因此，有效率地配置配線等而維持相對(duì)較高的開口率的方案，為人所期盼。

發(fā)明內(nèi)容
在本發(fā)明中，將與柵極線平行而配置的柵極線以外的2條控制線，包夾柵極線而配置。借此，可以有效率地配置配線并維持相對(duì)較高的開口率。此外，優(yōu)選的是在不存在像素電極的柵極線與控制線之間的空間中，至少配置1個(gè)與電源線的接觸點(diǎn)(contact)。


圖1是實(shí)施例所涉及的像素電路的構(gòu)成圖。
圖2是動(dòng)作說明圖。
圖3是放電程序說明圖。
圖4是重設(shè)程序說明圖。
圖5是電位固定程序說明圖。
圖6是發(fā)光程序說明圖。
圖7是從重設(shè)至電位固定程序電位變化的狀態(tài)說明圖。
圖8是面板的全體構(gòu)成圖。
圖9是數(shù)據(jù)設(shè)定的時(shí)序例圖。
圖10是數(shù)據(jù)設(shè)定的其它時(shí)序例圖。
圖11是實(shí)施例所涉及的像素電路的布局圖。
圖12是以往的像素電路的一例圖。
主要組件符號(hào)說明10選擇TFT 12驅(qū)動(dòng)TFT14保持電容 16、EL 有機(jī)EL組件112、120、132半導(dǎo)體層 118金屬配線Cp寄生電容 Cs電容CS電容設(shè)定線 CV陰極電源DL數(shù)據(jù)線 ENB使能信號(hào)、使能線ES發(fā)光設(shè)定線 GL柵極線HSR水平開關(guān)電路 PVdd電源線SC電容電極 T1選擇晶體管T1g、T2g、T3g、T4g、T5g柵極電極T2電位控制晶體管 T3短路晶體管T4驅(qū)動(dòng)晶體管 T5驅(qū)動(dòng)控制晶體管Vg柵極電壓 Vsig數(shù)據(jù)電壓VSR垂直開關(guān)電路
具體實(shí)施例方式以下根據(jù)附圖來說明本發(fā)明的實(shí)施形態(tài)。
圖1顯示實(shí)施例所涉及的像素電路的構(gòu)成。數(shù)據(jù)線DL在垂直方向上延伸，將關(guān)于像素的顯示亮度的數(shù)據(jù)信號(hào)(數(shù)據(jù)電壓Vsig)供給至像素電路。數(shù)據(jù)線DL對(duì)于1列的像素設(shè)置1條，并對(duì)在垂直方向的像素依序供給各像素的數(shù)據(jù)電壓Vsig。
在此數(shù)據(jù)線DL上，連接有n溝道的選擇晶體管T1的漏極，此選擇晶體管T1的源極與電容Cs的一端連接。選擇晶體管T1的柵極與在水平方向延伸的柵極線GL連接。
此外，針對(duì)1行的像素設(shè)置有電容設(shè)定線CS，在此電容設(shè)定線CS上，連接有p溝道的電位控制晶體管T2的柵極。此電容設(shè)定線CS，于柵極線GL成為H電平的稍微之前成為L電平，于柵極線GL返回L電平之后返回H電平。因此，基本上于選擇晶體管T1為導(dǎo)通(ON)時(shí)，電位控制晶體管T2為不導(dǎo)通(OFF)，選擇晶體管T1為不導(dǎo)通時(shí)，電位控制晶體管T2為導(dǎo)通。電位控制晶體管T2的源極與電源線PVdd連接，漏極與電容Cs及選擇晶體管T1的源極連接。電源線PVdd亦于垂直方向上延伸，將電源電壓PVdd供給至垂直方向的各個(gè)像素。
電容Cs的另一端與p溝道的驅(qū)動(dòng)晶體管T4的柵極連接。驅(qū)動(dòng)晶體管T4的源極與電源線PVdd連接，漏極與n溝道的驅(qū)動(dòng)控制晶體管T5的漏極連接。驅(qū)動(dòng)控制晶體管T5的源極與有機(jī)EL組件EL的陽極連接，柵極則與在水平方向延伸的發(fā)光設(shè)定線ES連接。此外，有機(jī)EL組件EL的陰極與低電壓的陰極電源CV連接。
此外，驅(qū)動(dòng)晶體管T4的柵極與n溝道的短路晶體管T3的漏極連接，此短路晶體管T3的源極與驅(qū)動(dòng)晶體管T4的漏極連接，柵極與柵極線GL連接。
如此，在本實(shí)施例中，在垂直方向上配置有數(shù)據(jù)線DL及電源線PVdd這2條線，在水平方向上，除了柵極線GL之外，配置有電容設(shè)定線CS及發(fā)光設(shè)定線ES這2條控制線。
接下來說明該像素電路的動(dòng)作。
如圖2所示，該像素電路依據(jù)柵極線GL、電容設(shè)定線CS、發(fā)光設(shè)定線ES的狀態(tài)(H電平、L電平)，而具有(i)放電(GL＝H電平、CS＝L電平、ES＝H電平)，(ii)重設(shè)(GL＝H電平、CS＝L電平、ES＝L電平)，(iii)電位固定(GL＝L電平、CS＝H電平、ES＝L電平)，(iv)發(fā)光(GL＝L電平、CS＝H電平、ES＝H電平)的4種狀態(tài)，并重復(fù)進(jìn)行此這4種狀態(tài)。亦即，在使數(shù)據(jù)線DL的數(shù)據(jù)成為有效的狀態(tài)下，進(jìn)行(i)放電，之后通過(ii)重設(shè)而決定電容Cs的充電電壓，之后于(iii)中將柵極電壓Vg固定，之后(iv)以依據(jù)固定后的柵極電壓的驅(qū)動(dòng)電流使有機(jī)EL組件EL發(fā)光。雖然電容設(shè)定線CS如上述，于柵極線GL成為H電平時(shí)成為L電平，于柵極線GL成為L電平時(shí)成為H電平，但可以使電容設(shè)定線CS于柵極線GL成為H電平之前成為L電平，于柵極線GL返回L電平之后成為H電平，借此防止選擇晶體管T1及電位控制晶體管T2同時(shí)導(dǎo)通。
此外，如圖所示，數(shù)據(jù)線DL的數(shù)據(jù)于(i)放電程序之前成為有效，于(iii)固定程序之后成為無效。因此，從(i)放電程序至(iii)固定程序?yàn)橹?，在?shù)據(jù)線中設(shè)定有效的數(shù)據(jù)。
以下針對(duì)各個(gè)狀態(tài)進(jìn)行說明。在圖3至圖6中，以虛線來表示不導(dǎo)通的晶體管。
放電(GL＝H電平、CS＝L電平、ES＝H電平)首先，于數(shù)據(jù)電壓Vsig供給至數(shù)據(jù)線DL的狀態(tài)下，使柵極線GL、發(fā)光設(shè)定線ES兩者成為H電平(高電平)，使電容設(shè)定線CS成為L電平。借此，使選擇晶體管T1、驅(qū)動(dòng)控制晶體管T5、短路晶體管T3成為導(dǎo)通，使電位控制晶體管T2成為不導(dǎo)通。因此，如圖3所示，于電容Cs的選擇晶體管T1側(cè)的電壓Vn＝Vsig的狀態(tài)下，來自于電源線PVdd的電流經(jīng)過驅(qū)動(dòng)晶體管T4、驅(qū)動(dòng)控制晶體管T5、有機(jī)EL組件EL而流往陰極電源CV，借此使驅(qū)動(dòng)晶體管T4的柵極中所保持的電荷被拉引出。因此，驅(qū)動(dòng)晶體管T4的柵極電壓Vg成為預(yù)定的低電壓。
(ii)重設(shè)(GL＝H電平、CS＝L電平、ES＝L電平)從上述的放電狀態(tài)，將發(fā)光設(shè)定線ES變更為L電平(低電平)。借此，如圖4所示，驅(qū)動(dòng)控制晶體管T5成為不導(dǎo)通，使驅(qū)動(dòng)晶體管T4的柵極電壓Vg被重設(shè)為Vg＝Vg0＝PVdd-|Vtp|。在此，此Vtp為驅(qū)動(dòng)晶體管T4的閾值電壓。亦即，由于驅(qū)動(dòng)晶體管T4于其源極與電源PVdd連接的狀態(tài)下，通過短路晶體管T3而使其柵極漏極之間成為短路，因此其柵極電壓被設(shè)定為僅較電源PVdd降低驅(qū)動(dòng)晶體管T4的閾值電壓|Vtp|的電壓，而成為不導(dǎo)通。此時(shí)，電容Cs的選擇晶體管T1側(cè)的電位Vn＝Vsig，|Vsig-(PVdd-|Vtp|)|的電壓充電于電容Cs中。
(iii)電位固定(GL＝L電平、CS＝H電平、ES＝L電平)接著，使柵極線GL成為L電平而使選擇晶體管T1、短路晶體管T3成為不導(dǎo)通，之后使電容設(shè)定線CS成為H電平而使電位控制晶體管T2成為導(dǎo)通。借此，如圖5所示，驅(qū)動(dòng)晶體管T4的柵極從漏極分離。之后，由于電位控制晶體管T2導(dǎo)通，因此Vn＝PVdd。因此，驅(qū)動(dòng)晶體管T4的柵極電壓Vg隨著Vn的變化而浮動(dòng)(shift)。此外，由于在驅(qū)動(dòng)晶體管T4的柵極與源極之間存在有寄生電容Cp，因此柵極電壓Vg會(huì)受到此Cp的影響。
(iv)發(fā)光(GL＝L電平、CS＝H電平、ES＝H電平)接著，使發(fā)光設(shè)定線ES成為H電平，借此，如圖6所示，驅(qū)動(dòng)控制晶體管T5導(dǎo)通，因此來自驅(qū)動(dòng)晶體管T4的驅(qū)動(dòng)電流流通過有機(jī)EL組件EL。此時(shí)的驅(qū)動(dòng)電流成為由驅(qū)動(dòng)晶體管T4的柵極電壓所決定的驅(qū)動(dòng)晶體管T4的漏極電流，但是該漏極電流與驅(qū)動(dòng)晶體管T4的閾值電壓Vtp并無關(guān)系，因此可以抑制伴隨著閾值電壓的變動(dòng)的發(fā)光量的變動(dòng)。
接下來根據(jù)圖7來說明此情形。
如上述般，于(ii)重設(shè)后，如圖中的○所示般，Vn(＝Vsig)為Vsig(max)至Vsig(min)之間的值，Vg為從PVdd減去驅(qū)動(dòng)晶體管T4的閾值電壓Vtp后的電壓Vg0。亦即，Vg＝Vg0＝PVdd+Vtp(Vtp＜0)，Vn＝Vsig。
之后，一旦進(jìn)入(iii)的電位固定，則Vn從Vsig改變至PVdd，因此其變化量ΔVg，若考慮到Cs、Cp的電容，則可以表示為ΔVg＝Cs(PVdd-Vsig)/(Cs+Cp)。
因此，如圖中的●所示，Vn、Vg各成為Vn＝PVdd，Vg＝Vtp+ΔVg＝PVdd+Vtp+Cs(PVdd-Vsig)/(Cs+Cp)。
在此，由于Vgs＝Vg-PVdd，因此Vgs＝Vtp+Cs(PVdd-Vsig)/(Cs+Cp)。
另一方面，漏極電流I以I＝(1/2)β(Vgs-Vtp)2表示，因此通過代入上式，可以由下列式子表示漏極電流I。
I＝(1/2)β{Vtp+Cs(PVdd-Vsig)/(Cs+Cp)-Vtp}2＝(1/2)β{Cs(PVdd-Vsig)/(Cs+Cp)}2＝(1/2)βα(Vsig-PVdd)2在此，α＝{Cs/(Cs+Cp)}2，β為驅(qū)動(dòng)晶體管T4的放大率，β＝μεGw/Gl，μ為載子移動(dòng)率，ε為介電常數(shù)，Gw為柵極寬度，Gl為柵極長度。
如此，于漏極電流I的式子中未包含Vtp，而與Vsig-PVdd的2次方成比例。因此可以排除驅(qū)動(dòng)晶體管T4的閾值電壓變動(dòng)的影響，而達(dá)成依據(jù)數(shù)據(jù)電壓Vsig發(fā)光。
在上述說明中，僅針對(duì)1個(gè)像素的動(dòng)作進(jìn)行說明。實(shí)際上，顯示面板中將像素配置為矩陣狀，并對(duì)各個(gè)像素供給依據(jù)對(duì)應(yīng)的亮度信號(hào)的數(shù)據(jù)電壓Vsig而使各個(gè)有機(jī)EL組件發(fā)光。亦即，如圖8所示，于顯示面板中設(shè)置有水平開關(guān)電路HSR及垂直開關(guān)電路VSR，并通過這些開關(guān)電路的輸出來控制數(shù)據(jù)線DL、柵極線GL及其它發(fā)光設(shè)定線ES等的狀態(tài)。尤其是于水平方向的各個(gè)像素對(duì)應(yīng)有1條柵極線GL，且該柵極線GL由垂直開關(guān)電路VSR以一次一條的方式依序使之活化。接著，于1條柵極線GL活化的1個(gè)水平期間中，通過水平開關(guān)電路HSR將數(shù)據(jù)電壓以點(diǎn)的順序依序供給至所有的數(shù)據(jù)線DL，而使數(shù)據(jù)寫入1條水平線份的像素電路。之后，于各個(gè)像素電路中，于1個(gè)垂直期間之后，依據(jù)寫入的數(shù)據(jù)電壓而發(fā)光。
接下來根據(jù)圖9，說明對(duì)1條水平線內(nèi)的各個(gè)像素的數(shù)據(jù)寫入步驟。
首先，于表示1個(gè)水平期間的開始的使能信號(hào)ENB成為L電平之后，以點(diǎn)的順序?qū)?shù)據(jù)電壓Vsig寫入所有的數(shù)據(jù)線DL。亦即，于數(shù)據(jù)線DL上連接有電容等，并通過設(shè)定電壓信號(hào)，使該數(shù)據(jù)電壓Vsig保持于數(shù)據(jù)線DL中。因此，可以將各列像素的數(shù)據(jù)電壓Vsig依序設(shè)定于對(duì)應(yīng)的數(shù)據(jù)線中，借此將數(shù)據(jù)電壓Vsig設(shè)定于所有的數(shù)據(jù)線DL。
之后，于此數(shù)據(jù)的設(shè)定結(jié)束階段，使Hout成為H電平并使柵極線GL成為H電平而使之活化，進(jìn)行如上述之1個(gè)水平方向各個(gè)像素動(dòng)作，進(jìn)行各個(gè)像素的數(shù)據(jù)寫入而發(fā)光。
如此，可以依序?qū)⒁话愕囊曨l信號(hào)(數(shù)據(jù)電壓Vsig)寫入數(shù)據(jù)線DL，并將此設(shè)定于像素電路而進(jìn)行發(fā)光。
接下來根據(jù)圖10來說明其它的方式。于此例中，于使能線ENB為L電平的期間中，使發(fā)光設(shè)定線ES成為L電平，于使能線ENB上升為H電平時(shí)，使柵極線GL成為H電平(活化)。于此狀態(tài)下，依序?qū)?shù)據(jù)電壓Vsig設(shè)定于數(shù)據(jù)線DL。此外，于將數(shù)據(jù)電壓Vsig設(shè)定于所有的數(shù)據(jù)線DL時(shí)，使發(fā)光設(shè)定線ES成為H電平而進(jìn)行上述放電，之后使發(fā)光設(shè)定線ES返回L電平。柵極線GL與使能線ENB的下降同步而返回L電平，并于使能線ENB成為L電平時(shí)使使能線ENB返回H電平。借此而進(jìn)行與上述例子相同的動(dòng)作。此外，于柵極線GL為H電平的期間中，電容設(shè)定線CS為L電平，且較柵極線GL的上升略微提早成為L電平，較柵極線GL的下降略為延遲返回H電平。
圖11顯示利用圖1所示的像素電路的顯示面板的布局。
首先，電容設(shè)定線CS沿著各行像素的上端部而延伸。在圖中的像素中，數(shù)據(jù)線DL于列方向上于各個(gè)像素的右端部分延伸。此外，于各數(shù)據(jù)線DL的左側(cè)邊上，電源線PVdd以幾乎平行的方式于列方向延伸。于圖中所示的像素的下段的像素中，于各個(gè)像素的左端部分配置有數(shù)據(jù)線DL及電源線PVdd。
此外，于像素的中央稍微上部，柵極線GL橫貫像素而延伸。此外，發(fā)光設(shè)定線ES沿著各個(gè)像素的下端部而配置。
于柵極線GL接近像素的右端的部分，設(shè)置有向上方突出的突出部分，此是成為n溝道的選擇晶體管T1的柵極電極T1g。亦即，于此柵極電極T1g的厚度方向的下方，隔著柵極絕緣膜而設(shè)置有半導(dǎo)體層112，此半導(dǎo)體層112沿著柵極線GL而延伸，且其右端通過接觸點(diǎn)(contact)而與數(shù)據(jù)線DL連接。
此外，半導(dǎo)體層112于柵極電極T1g的下方往左方向延伸，此例中，朝電容設(shè)定線CS的方向擴(kuò)展成大致方形。此外，于此擴(kuò)展成方形部分，隔著柵極絕緣膜而形成有與柵極電極為同一層的電容電極SC，此電容電極SC隔著柵極絕緣膜而與半導(dǎo)體層112對(duì)應(yīng)部分形成為電容Cs。
此外，構(gòu)成電容Cs的半導(dǎo)體層112的一部分，沿著電容設(shè)定線CS而往右側(cè)延伸，并通過接觸點(diǎn)(contact)而與電源線PVdd連接。此外，從電容設(shè)定線CS突出的突出部分，位于半導(dǎo)體層112的電容Cs側(cè)與電源線PVdd側(cè)的中間部分的厚度方向上方，此突出部分隔著柵極絕緣膜而位于半導(dǎo)體層112的厚度方向上方，其成為n溝道的電位控制晶體管T2。
于像素中央部的柵極線GL的正上方的電容Cs，設(shè)置有接觸點(diǎn)(contact)，并通過此接觸點(diǎn)而連接有金屬配線118，此金屬配線118橫跨柵極線GL而到達(dá)柵極線GL的下方，因此可以通過此接觸點(diǎn)而與半導(dǎo)體層120連接。
半導(dǎo)體層120首先往右方向延伸，接著沿著數(shù)據(jù)線DL及電源線PVdd之間而往下方延伸，于中間部分設(shè)置有往左側(cè)延伸的分支部，并且于發(fā)光設(shè)定線ES的前方往左方向彎曲。于此半導(dǎo)體層120的沿著柵極線GL往右方向延伸部分的厚度方向上方，有從柵極線GL延伸的突出部分隔著柵極絕緣膜而設(shè)置，其成為n溝道型短路晶體管T3的柵極電極T3g。亦即，此部分構(gòu)成用于連接驅(qū)動(dòng)晶體管T4的柵極與源極的短路晶體管T3。
在與短路晶體管T3連接的接觸點(diǎn)的下方，金屬配線118通過接觸點(diǎn)而連接于與柵極線GL同一層的柵極配線，此柵極配線與電源線PVdd平行而延伸，在此例中成為p溝道的驅(qū)動(dòng)晶體管T4的柵極電極T4g。亦即，于此柵極電極T4g的厚度方向下方，隔著柵極絕緣膜而設(shè)置有在上下方向延伸的半導(dǎo)體層132，此半導(dǎo)體層132的一端(漏極圖中為上側(cè))通過接觸點(diǎn)而與電源線PVdd連接。半導(dǎo)體層132下側(cè)，往左側(cè)彎曲后通過接觸點(diǎn)而與金屬配線連接，此金屬配線通過接觸點(diǎn)而與上述半導(dǎo)體層120的從中間部往左側(cè)延伸的分支部連接。
此外，半導(dǎo)體層120的下端部沿著發(fā)光設(shè)定線ES而往左側(cè)延伸，于此部分的厚度方向上方，發(fā)光設(shè)定線ES的一部分隔著柵極絕緣膜而突出于其上，形成n溝道的驅(qū)動(dòng)控制晶體管T5的柵極電極T5g，因而形成驅(qū)動(dòng)控制晶體管T5。于半導(dǎo)體層120的下端左側(cè)的端部，通過接觸點(diǎn)而連接有像素電極。此外，于此像素電極的厚度方向上方，隔著有機(jī)發(fā)光層而形成有全像素共通的陰極，因而形成有機(jī)EL組件。
就厚度方向來看，于玻璃等透明基板上形成TFT，再在上面形成各像素的透明電極(陽極)，再在上面隔著有機(jī)發(fā)光層而形成全像素共通的鋁等的陰極。TFT首先于玻璃基板上形成緩沖層，再在上面的預(yù)定位置形成半導(dǎo)體層112、120、132。然后覆蓋半導(dǎo)體層而形成柵極絕緣膜，再在上面以鉬或鉻等形成柵極線GL、電容電極等。然后覆蓋該柵極線GL等層而形成層間絕緣膜，再在層間絕緣膜的上層形成電源線PVdd、數(shù)據(jù)線DL等金屬(例如鋁)配線等。之后，覆蓋該等金屬配線而形成丙烯酸樹脂等的平面化層，再在該平面化層的上面，構(gòu)成有ITO(氧化銦錫)、IZO(氧化銦鋅)等透明電極(像素電極)。
如此，根據(jù)本實(shí)施例中，于像素的上側(cè)配置有電容設(shè)定線CS，于像素下側(cè)配置有發(fā)光設(shè)定線ES，且柵極線GL配置于較電容設(shè)定線CS稍微下側(cè)的位置。
通過這樣的配置，可以將電位控制晶體管T2及選擇晶體管T1配置于柵極線GL的上側(cè)。尤其是沿著柵極線GL而配置選擇晶體管T1，借此可以將柵極線GL的突出部作為選擇晶體管T1的柵極電極T1g。另一方面，由于電位控制晶體管T2沿著電容設(shè)定線CS而形成，因此亦可以容易地形成電位控制晶體管T2的柵極電極T2g。此外，電位控制晶體管T2的與電源線PVdd的接觸點(diǎn)亦位于像素的角落上，形成有效率的配置。此外，可以于電位控制晶體管T2與選擇晶體管T1之間的空間中形成電容Cs，因此可以有效利用柵極線GL上側(cè)的空間。
此外，使短路晶體管T3沿著柵極線GL的下側(cè)而配置，使驅(qū)動(dòng)控制晶體管T5沿著發(fā)光設(shè)定線ES而形成，因此亦可以容易地形成短路晶體管T3及驅(qū)動(dòng)控制晶體管T5的柵極電極T3g、T5g。再者，短路晶體管T3及驅(qū)動(dòng)控制晶體管T5的連接利用半導(dǎo)體層120，并將此半導(dǎo)體層120配置于電源線PVdd與數(shù)據(jù)線DL之間的空間的厚度方向下側(cè)，因此可以降低該配線對(duì)開口率所造成的影響。此外，使驅(qū)動(dòng)晶體管T4沿著電源線PVdd而配置，因此可以抑制開口率的降低而成為有效率的配置。
此外，上述圖11所示的布局，只要是水平方向的控制線除了柵極線之外還有2條電路，都同樣適用。例如亦可以適用于日本特表2002-514320號(hào)公報(bào)所記載的電路。
權(quán)利要求
1.一種顯示裝置，將像素配置成矩陣狀的顯示裝置，其中，各個(gè)像素包含由來自柵極線的選擇信號(hào)使之導(dǎo)通與不導(dǎo)通，以控制來自數(shù)據(jù)線的數(shù)據(jù)信號(hào)的接收的選擇晶體管；使依據(jù)經(jīng)過該選擇晶體管而接收的數(shù)據(jù)信號(hào)的電流流通的驅(qū)動(dòng)晶體管；及依照流通于該驅(qū)動(dòng)晶體管的電流而發(fā)光的發(fā)光組件，所述柵極線沿著各像素行而配置于行方向，為了控制所述驅(qū)動(dòng)晶體管的動(dòng)作，除了柵極線之外，還沿著各條像素行而配置兩條控制線，在所述兩條控制線之間配置柵極線。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述選擇晶體管的控制端與所述柵極線連接，且一端與所述數(shù)據(jù)線連接，另一端經(jīng)過電容而與所述驅(qū)動(dòng)晶體管的控制端連接。
3.根據(jù)權(quán)利要求2所述的顯示裝置，其中，于所述選擇晶體管的另一端及所述電容的連接部、與電源線之間設(shè)置有電位控制晶體管，該電位控制晶體管的控制端連接有為所述兩條控制線中的一條控制線的電容設(shè)定線。
4.根據(jù)權(quán)利要求3所述的顯示裝置，其中，所述驅(qū)動(dòng)晶體管的一端與所述電源線連接，另一端經(jīng)過所述驅(qū)動(dòng)控制晶體管而與所述發(fā)光組件連接，所述驅(qū)動(dòng)控制晶體管的控制端連接有為所述兩條控制線中的一條控制線的發(fā)光設(shè)定線。
5.根據(jù)權(quán)利要求4所述的顯示裝置，其中，于所述驅(qū)動(dòng)晶體管的另一端及所述驅(qū)動(dòng)控制晶體管的連接部、與所述驅(qū)動(dòng)晶體管的控制端之間設(shè)置有短路晶體管，所述短路晶體管的控制端與所述柵極線連接，且所述選擇晶體管與所述短路晶體管以相同時(shí)序?qū)ㄅc不導(dǎo)通。
6.根據(jù)權(quán)利要求5所述的顯示裝置，其中，于所述電容設(shè)定線成為非作用電平且所述電位控制晶體管為不導(dǎo)通的狀態(tài)下，使所述柵極線成為作用電平且使所述選擇晶體管與所述短路晶體管成為導(dǎo)通，借此，將依據(jù)數(shù)據(jù)信號(hào)的第1電壓供給至所述電容的一端，將從所述電源線的電源電壓下降所述驅(qū)動(dòng)晶體管的閾值電壓份之后的第2電壓供給至所述電容的另一端，而將所述第1電壓與所述第2電壓之差的電壓充電至所述電容。
7.根據(jù)權(quán)利要求6所述的顯示裝置，其中，于所述柵極線成為作用電平之前，使所述電容設(shè)定線成為非作用電平，于所述柵極線成為非作用電平之后，使所述電容設(shè)定線成為作用電平，借此防止所述選擇晶體管與所述電位控制晶體管同時(shí)導(dǎo)通。
8.根據(jù)權(quán)利要求7所述的顯示裝置，其中，于所述柵極線成為作用電平之后，所述發(fā)光設(shè)定線成為非作用電平；于所述柵極線成為非作用電平且所述電容設(shè)定線成為作用電平之后，所述發(fā)光設(shè)定線成為作用電平。
9.根據(jù)權(quán)利要求1所述的顯示裝置，其中，將電流供給至所述驅(qū)動(dòng)晶體管的電源線沿著各像素列而配置；用于與該電源線形成電性連接的一個(gè)接觸點(diǎn)設(shè)置于柵極線與一條控制線之間，另一個(gè)接觸點(diǎn)則設(shè)置于柵極線與另一條控制線之間。
10.根據(jù)權(quán)利要求5所述的顯示裝置，其中，所述選擇晶體管及所述電位控制晶體管，配置于所述柵極線與所述電容設(shè)定線之間；所述短路晶體管、所述驅(qū)動(dòng)晶體管及所述驅(qū)動(dòng)控制晶體管，配置于所述柵極線與所述發(fā)光設(shè)定線之間。
11.根據(jù)權(quán)利要求10所述的顯示裝置，其中，所述電容及所述電位控制晶體管，配置于所述柵極線與所述電容設(shè)定線之間。
12.根據(jù)權(quán)利要求11所述的顯示裝置，其中，所述柵極線向一側(cè)突出而形成所述選擇晶體管的柵極電極，向另一側(cè)突出而形成所述短路晶體管的柵極電極。
13.根據(jù)權(quán)利要求12所述的顯示裝置，其中，形成所述短路晶體管的活性層的半導(dǎo)體層，直接延伸而與所述驅(qū)動(dòng)控制晶體管的活性層連接。
14.根據(jù)權(quán)利要求13所述的顯示裝置，其中，所述驅(qū)動(dòng)晶體管及所述驅(qū)動(dòng)控制晶體管，經(jīng)過金屬配線而連接。
全文摘要
本發(fā)明提供一種顯示裝置，將電容設(shè)定線配置于像素的上端部，將發(fā)光設(shè)定線配置于像素的下端部，并將柵極線配置于兩者的正中間。于柵極線與電容設(shè)定線之間，配置選擇晶體管、電位控制晶體管及電容，于柵極線與發(fā)光設(shè)定線之間，配置短路晶體管、驅(qū)動(dòng)晶體管及驅(qū)動(dòng)控制晶體管。通過如此的配置，可以達(dá)到配線的拉引以及接觸點(diǎn)之有效率的配置，使開口率相對(duì)較高。
文檔編號(hào)H05B33/14GK1953020SQ200610135770
公開日2007年4月25日 申請(qǐng)日期2006年10月19日 優(yōu)先權(quán)日2005年10月19日
發(fā)明者松本昭一郎, 金原靖憲 申請(qǐng)人:三洋電機(jī)株式會(huì)社