專利名稱：電磁能隙架構(gòu)的改良方法與應(yīng)用此方法的多層板架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電磁能隙(EBG)架構(gòu)的改良方法與應(yīng)用此方法的多層 板架構(gòu)，其能形成涵蓋寬頻段的能隙且更能防止噪聲的產(chǎn)生。
背景技術(shù)：
在多層電路板中，由于電源層(power plane)與接地層(groimd plane)可能 形成共振腔(cavity resonators)。所以在高速應(yīng)用中，電源層/接地層可能會有 噪聲產(chǎn)生，此噪聲將可能使得電源層/接地層不會是等電位面，也就是說，此 噪聲將造成電源層/接地層的某些位置的電壓值變動。比如，當(dāng)將接地層當(dāng)成 信號或電子元件的電位參考面時(shí)，如果電位參考面的電壓值變動超出可容忍 范圍，則可能會造成電子元件或電路無法正常工作，甚至導(dǎo)致整個(gè)系統(tǒng)無法 正常工作。
此外，信號線從驅(qū)動端(driver)連接到接收端(receiver)的過程中，可能會 有信號利用導(dǎo)孔(via)從某一信號層換到另一信號層。如此的話，進(jìn)行換層的 信號將會穿過電源層與接地層。
話，此信號的能量會被此共振腔所吸收。被吸收的能量會在電源層/接地層形 成噪聲。此噪聲會在整個(gè)電源層/接地層上傳遞，而對其它進(jìn)行信號換層的信 號線造成干擾，造成信號質(zhì)量的降低。甚至可能使整個(gè)系統(tǒng)的時(shí)序(timing) 出現(xiàn)問題，更有可能導(dǎo)致系統(tǒng)無法正常工作。
目前，可利用電磁能隙(EBG, Electromagnetic BandGap)架構(gòu)來解決上述 問題。利用EBG架構(gòu)，可設(shè)計(jì)出能隙(Bandgap)，讓噪聲無法在此能隙內(nèi)傳 遞。

發(fā)明內(nèi)容
本發(fā)明提供一種電磁能隙(EBG)架構(gòu)的改良方法與應(yīng)用此方法的多層 板架構(gòu)，其所形成的能隙可以涵蓋寬頻段，故更能防止噪聲的產(chǎn)生。本發(fā)明的一范例提出一種改良EBG架構(gòu)的方法，包括提供一多層板， 其具有至少一 EBG單元；測量該EBG單元在特定頻帶內(nèi)的最大輸入阻抗值， 此最大輸入阻抗值所對應(yīng)的頻率即為共振頻率點(diǎn)，據(jù)此以決定一電容值；測 量該EBG單元在該特定頻帶內(nèi)的最小輸入阻抗值，并取該最大輸入阻抗所 對應(yīng)的對數(shù)值與該最小輸入阻抗所對應(yīng)的對數(shù)值，據(jù)此決定一電阻值；以及 并聯(lián)具該電容值與該電阻值的電子元件至該EBG單元。
本發(fā)明的另一范例提出一種利用上述方法所得到的具EBG架構(gòu)的多層 板架構(gòu)，包括第一信號層；第二信號層；電源層，介于該第一與第二信號 層之間；接地層，介于該第一與第二信號層之間；以及將由上述方法所決定 的至少一個(gè)該電子元件，配置于該第一信號層的表面上，該電子元件分別通 過第一導(dǎo)孔與第二導(dǎo)孔而電性耦接至該電源層與該接地層。其中該電源層與 該接地層之一更具有至少一個(gè)該EBG單元，且該電子元件的配置位置位于 該EBG單元的位置。
本發(fā)明的又一范例提供一種利用上述方式所得到的具EBG架構(gòu)的多層 板架構(gòu)，包括第一信號層；第二信號層；電源層，介于該第一與第二信號 層之間；接地層，介于該第一與第二信號層之間；以及將由上述方法所決定 的至少一個(gè)該電子元件，內(nèi)埋于該電源層與該接地層之間；其中該電源層與 該接地層之一更具有至少一個(gè)該EBG單元，且該電子元件的內(nèi)埋位置位于 該EBG單元的位置。
本發(fā)明可以改良EBG架構(gòu)的能隙，使其涵蓋更多頻帶，加強(qiáng)噪聲阻隔 能力。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合 附圖，作詳細(xì)il明如下。


圖la顯示根據(jù)本發(fā)明第 一實(shí)施例的多層板的剖面圖。
圖lb顯示此多層板的接地層的示意圖。
圖lc顯示此多層板的電源層的示意圖。
圖ld顯示此多層板的電源層的EBG單元的示意圖。
圖le是圖ld的放大圖。
圖lf與圖lg顯示本實(shí)施例的電子元件的兩種實(shí)施方式。圖2顯示插入損失(insertion loss)的特征曲線圖。 圖3顯示輸入阻抗的特征曲線圖。
圖4顯示根據(jù)本發(fā)明第 一 實(shí)施例的另 一種多層板架構(gòu)的剖面圖。 圖5顯示根據(jù)本發(fā)明第二實(shí)施例的改良EBG架構(gòu)的流程圖。
具體實(shí)施例方式
以下的敘述將伴隨著實(shí)施例的圖示，來詳細(xì)對本發(fā)明所提出的實(shí)施例進(jìn) 行說明。在各圖示中所使用相同或相似的參考標(biāo)號，是用來敘述相同或相似 的部分。須要注意的是，圖示都已經(jīng)精簡過而不是精確的比例。另外，以下 的披露的技術(shù)，僅以適當(dāng)和清晰為目的，而例如上、下、左、右、在上方、 在下方、在以上、在以下、較低、在背面、在前等方向性之用詞，都僅用來 表示所伴隨之圖示。本發(fā)明相關(guān)領(lǐng)域的技術(shù)人員當(dāng)知，這些方向性的用詞不 應(yīng)用來限定本發(fā)明的精神。
在lGHz以下，現(xiàn)有的電磁能隙(EBG)架構(gòu)反而更容易有噪聲產(chǎn)生和 噪聲傳遞的問題。故而，較好能有一種改良后EBG架構(gòu)與改良EBG架構(gòu)的 方法，能形成從低頻到高頻的能隙，降低噪聲的產(chǎn)生，讓數(shù)字信號系統(tǒng)的電 源完整性更佳。
第一實(shí)施例
在本發(fā)明第一實(shí)施例，通過改良后的EBG架構(gòu)，來形成從低頻到高頻 的能隙(bandgap)，以降低噪聲的產(chǎn)生，讓數(shù)字信號的電源完整性更佳。
圖la顯示根據(jù)本發(fā)明第一實(shí)施例的多層板的剖面圖。圖lb顯示此多層 板的接地層的示意圖。圖lc顯示此多層板的電源層的示意圖。圖ld顯示具 有EBG單元的電源層的示意圖。圖le是圖ld的EBG單元的放大圖。
現(xiàn)請先參考圖la 圖le。如圖la所示，此4層多層板100至少包括信 號層101與107,接地層103,電源層105,及介質(zhì)層102、 104與106。這 些層的排列方式只是方便說明，本發(fā)明及其實(shí)施例并不受限于此。此多層板 架構(gòu)可應(yīng)用于印刷電路板(PCB)與封裝(package， PKG)架構(gòu)中。
由于通常都是將接地層103當(dāng)成信號參考面(signal reference plane),所 以在此實(shí)施例中，將接地層103設(shè)計(jì)成完整的平面，如圖lb所示。
由于將接地層103當(dāng)成信號參考面，所以在本實(shí)施例中，EBG單元便形 成于電源層105上。也就是"^兌，電源層上蝕刻有EBG圖案(pattern)。當(dāng)然，本領(lǐng)域技術(shù)人員亦可進(jìn)行變化，比如將電源層105當(dāng)成信號參考面，而將
EBG單元形成于接地層103上。
如圖lc所示，電源層105上形成多個(gè)EBG單元110。在此，EBG單元 110的架構(gòu)未必要特別限定的。比如，EBG單元110可為方形。請一并參考 圖la與圖lc,其中符號"E"代表的是要耦接電子元件108的位置，而此電 子元件108的位置可位于最外層(即信號層101)。此電子元件108可通過導(dǎo) 孔(via)109而分別電性耦接至接地層103與電源層105。也就是說，從上方 來看，圖la的電子元件108的位置正好對應(yīng)到圖lc的位置E。
如圖ld所示，在此以電源層105的尺寸設(shè)計(jì)成40mmx40mm，而EBG 單元110的形狀為L橋型(L-bridged)為例做說明。本領(lǐng)域技術(shù)人員當(dāng)知，本 發(fā)明及其實(shí)施例并不受限于此。每一個(gè)EBG單元110的尺寸參數(shù)如圖le右 邊所示。其中,a=13.2mm, w=a/4.4=3mm， gl二0.1mm, g2=0.2mm, g3二0.6mm, l=6mm。
在圖le中，E1 E3分別代表電子元件的相對應(yīng)位置。其中，El代表此 EBG單元的四個(gè)角落；E2代表此EBG單元的中央點(diǎn)；E3代表此EBG單元 的四條邊線的中間點(diǎn)。
基本上，電子元件108的配置位置相對于EBG單元111的四個(gè)角落El, 即可達(dá)到不錯(cuò)的整體效應(yīng)。如為更進(jìn)一步加強(qiáng)效果，可配置更多的電子元件 108，其位置相對于EBG單元111的中央點(diǎn)E2與/或邊線中間點(diǎn)E3。
如上ii般，在已知具EBG單元的多層板中，電源層與接地層可能會出 現(xiàn)共振現(xiàn)象。
由于共振腔的等效電路包括多個(gè)并聯(lián)電容，所以除了各別電容的串聯(lián)共 振點(diǎn)外，還有二個(gè)電容間的并聯(lián)共振點(diǎn)。
在并聯(lián)共振時(shí)，共振腔的等效電路的輸入阻抗Zl會變得很大，這可能 造成系統(tǒng)失敗。
由于 一般電容的寄生電阻值R都很小，通常就會有比較大的并聯(lián)共振現(xiàn) 象。另一方面，R值不能太大，太大的R值會讓輸入阻抗Z1過大。
所以在此實(shí)施例中，選擇適當(dāng)?shù)腞值。下面將說明本實(shí)施例如何去選擇 R值，以改良EBG架構(gòu)。
圖2顯示插入損失(insertion loss)的特征圖。插入損失愈4妄近0 dB，代表 此頻率的能量愈容易從某個(gè)位置傳到另一個(gè)位置。在-30dB以下代表傳送的能量很小，所以一般用-30dB來做頻寬的選取。
圖3顯示輸入阻抗的特征圖。輸入阻抗值愈大，愈容易產(chǎn)生噪聲。
請參考圖2與圖3。 210代表是傳統(tǒng)EBG架構(gòu)得到的結(jié)果(第一種已知 架構(gòu))。220是組合一般電容與傳統(tǒng)EBG架構(gòu)所得的結(jié)果(第二種已知架構(gòu))。 也就是說，220是將電容耦接至傳統(tǒng)EBG架構(gòu)，但不選擇適當(dāng)?shù)碾娙葜怠?30 則是本實(shí)施例(利用電子元件耦接于EBG單元的適當(dāng)位置)所得的結(jié)果。
從圖2與圖3的曲線210可得知，第一種已知架構(gòu)的最高頻率設(shè)計(jì)比如 是5.8GHz,而其有效頻寬是4.8GHz。但在1 GHz以下的噪聲可能無法阻隔。 數(shù)字信號的頻率成分是從直流(DC)頻率成分到其膝部頻率(knee frequency, Fknee)。所以在第一種已知架構(gòu)下，數(shù)字信號的頻率成分可能落在1GHz以 下，這時(shí)數(shù)字信號所攜帶的能量可能會變成在電源層或接地層的噪聲。也就 是說，以目前EBG的架構(gòu)不適合應(yīng)用在數(shù)字信號系統(tǒng)。
由圖2與圖3的曲線220可看出，第二種已知架構(gòu)的效果不佳，不論是 輸入阻抗或插入損失都一樣。比如，將lnF電容(其特性為，等效電阻值 0.04ohm,等效電感值0.5nH)插入至傳統(tǒng)EBG單元，會在2.5 GHz 6GHz間 形成能隙，效果反而更差。第二種已知架構(gòu)所形成的能隙(2.5 GHz 6GHz) 小于第一種已知架構(gòu)所形成的能隙(lGHz到5.8GHz)，且不易阻隔低頻噪聲。 此外，對于輸入阻抗，只單純加電容并沒有太大的幫助，只是讓并聯(lián)共振點(diǎn) 有偏移的現(xiàn)象。
由圖2與圖3的曲線230可看出，本實(shí)施例的效果都是最佳的。在此實(shí) 施例中，將適當(dāng)?shù)碾娮釉胖迷贓BG單元的適當(dāng)位置E上，可以得到很 好的效果。在本實(shí)施例中，有效的能隙可以從近乎直流(DC)到7GHz，所 以其有效頻段為7GHz。在此頻段內(nèi)幾乎不會受到噪聲的干擾。如圖3的230 所示，其輸入阻抗值不會出現(xiàn)很大的并聯(lián)共振現(xiàn)象，且并聯(lián)共振點(diǎn)可被壓低 下來，所以其效果最佳。
如上述，如果配置更多的電子元件108的話，可更進(jìn)一步將圖3的插入 損失的曲線230壓得更低(也就是整體效應(yīng)更佳)。
在本實(shí)施例中，電子元件108可以由電容120串聯(lián)電阻l21而成，如圖 lf所示?；蛘撸部梢园央娮枵显陔娙萆?，例如，將電容130的寄生電阻 值或等效串聯(lián)電阻(ESR, equivalent serial resistance)設(shè)計(jì)成所需要的電阻值， 如圖lg所示。下面將說明本實(shí)施例如何選擇電子元件108的適當(dāng)電容值。測量在特定
頻帶(如用戶所需為DC 10GHz)內(nèi)的第 一種已知架構(gòu)的輸入阻抗(圖3的曲線 210)的最大值MAX,此最大輸入阻抗值MAX所對應(yīng)的頻率值即為并聯(lián)共振 頻率點(diǎn)。接著，根據(jù)所測到的并聯(lián)共振頻率點(diǎn)來決定電容值。比如，當(dāng)并聯(lián) 共振頻率為lKHz 10MHz時(shí)，電容值可選擇l(iF;當(dāng)并聯(lián)共振頻率為 10MHz 200MHz時(shí)，電容值可選擇100nF。亦即，當(dāng)并聯(lián)共振頻率愈高時(shí)， 電容值要愈??；反之亦然。
下面將說明本實(shí)施例如何選擇電子元件108的適當(dāng)電阻值。測量第一種 已知架構(gòu)的輸入阻抗(圖3的曲線210)的最大值與最小值。以圖3為例，曲 線210的最大輸入阻抗值MAX為200 ohm而最小輸入阻抗值MIN為0.02 ohm。
接著，對最大輸入阻抗值MAX與最小輸入阻抗值MIN分別取對數(shù)值， 并依此兩對數(shù)值再取其對數(shù)軸的中間值，此即為適當(dāng)電阻值。以圖3的曲線 210來看，此適當(dāng)?shù)碾娮柚禐? ohm。也就是說，如果電子元件的實(shí)施方式 如圖lf，電阻121的電阻值約為2ohm;而如果電子元件的實(shí)施方式如圖lg, 則此電容130的寄生電阻值或等效串聯(lián)電阻為2ohm。在一實(shí)施例中，更可 通過公式
f變AX) "。g(幽)+)og(磨))
Adaptive R = 10、2 J
來獲取所須知的電阻值，公式中本案所須使用的電阻值A(chǔ)daptive R,例如， MAX為200ohm, MIN為0.02ohm，貝'j Adaptive R為2ohm，要特別i兌明的 是，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)知道，此處所得的電阻值可有一定區(qū)間的變化 而結(jié)果也是不影響插入損失。
此外，電子元件也可以內(nèi)埋于多層板內(nèi)。圖4顯示將電子元件內(nèi)埋于多 層板內(nèi)的示意圖。如圖4所示，另一實(shí)施例的4層多層板400至少包括信號 層401與407,接地層403,電源層405,及介質(zhì)層402、 404與406。電子 元件408可內(nèi)埋于介質(zhì)層404內(nèi)，此介質(zhì)層404介于電源層405與接地層403 之間。內(nèi)埋于介質(zhì)層404內(nèi)的電子元件408的實(shí)施方式可類似于圖lf或圖 lg。當(dāng)然，電子元件的內(nèi)埋位置亦如圖le的位置El E3所示。
另外，如果要令EBG單元的能隙可涵蓋更高頻范圍，則要蝕刻出圖案 更為復(fù)雜的EBG單元。第二實(shí)施例
圖5顯示根據(jù)本發(fā)明第二實(shí)施例的改良EBG架構(gòu)的流程圖。現(xiàn)請參考 圖5。在步驟501中，提供多層板，此多層具有至少一個(gè)EBG單元。此多層 板與EBG單元的架構(gòu)比如類似于前一實(shí)施例所述，故于此不再重述。
接著，在步驟502中，測量此EBG單元在一特定頻帶(如DC 10GHz) 內(nèi)的最大輸入阻抗值，此最大輸入阻抗值所對應(yīng)的頻率即為共振頻率點(diǎn)，據(jù) 此以決定電容值。如何根據(jù)并聯(lián)共振頻率點(diǎn)來決定電容值可類似于前一 實(shí)施 例所述，故于此不再重述。
在步驟503中，測量該EBG單元在該特定頻帶內(nèi)的最小輸入阻抗值， 并取該最大輸入阻抗所對應(yīng)的對數(shù)值與該最小輸入阻抗所對應(yīng)的對數(shù)值，據(jù) 此決定一電阻值。如何決定電阻值可類似于前一實(shí)施例所述，故于此不再重 述。
在步驟504中，并聯(lián)具該電容值與該電阻值的電子元件至該EBG單元。 如何形成此電子元件的方式可類似于前一實(shí)施例所述，故于此不再重述。此 外，電子元件的配置位置與配置方式可類似于前一實(shí)施例所述，故于此不再 重述。
從上述實(shí)施例可看出，本發(fā)明實(shí)施例的確可以改良EBG架構(gòu)的能隙， 使其涵蓋更多頻帶，加強(qiáng)噪聲阻隔能力。
雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動 與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定的為準(zhǔn)。
第二實(shí)施例
權(quán)利要求
1. 一種改良電磁能隙架構(gòu)的方法，其特征在于，包括提供一多層板，其具有至少一EBG單元；測量上述EBG單元在特定頻帶內(nèi)的最大輸入阻抗值，此最大輸入阻抗值所對應(yīng)的頻率即為共振頻率點(diǎn)，據(jù)此以決定一電容值；測量上述EBG單元在上述特定頻帶內(nèi)的最小輸入阻抗值，并根據(jù)上述最小輸入阻抗值與上述最大輸入阻抗所對應(yīng)的對數(shù)值決定一電阻值；以及并聯(lián)具上述電容值與上述電阻值的電子元件至上述EBG單元。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，其中，并聯(lián)具上述電容值提供電容以當(dāng)成上述電子元件，上述電阻值是上述電容的寄生電阻值或 等效串^:電阻值。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，其中，并聯(lián)具上述電容值 提供串聯(lián)的電容與電阻以當(dāng)成上述電子元件。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，其中上述多層板包括至 少兩信號層， 一電源層與一接地層；提供一多層板，其具有至少一 EBG單元的上述步驟還包括 形成上述EBG單元于上述電源層與上述接地層之一；以及 保持上述電源層與上述接地層的另 一層的完整性，以當(dāng)成信號參考層。
5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，其中，并聯(lián)具上述電容值配置上述電子元件于上述多層板的表層信號層。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，其中，在并聯(lián)具上述電容 值與上述電阻值的電子元件至上述EBG單元的上述步驟中，上述電子元件 的配置位置位于上述EBG單元的多個(gè)角落。
7. 根據(jù)權(quán)利要求5所述的方法，其特征在于，其中，在并聯(lián)具上述電容 值與上述電阻值的電子元件至上述EBG單元的上述步驟中，上述電子元件 的配置位置位于上述EBG單元的中心點(diǎn)。
8. 根據(jù)權(quán)利要求5所述的方法，其特征在于，其中，在并聯(lián)具上述電容值與上述電阻值的電子元件至上述EBG單元的上述步驟中，上述電子元件 的配置位置位于上述EBG單元的多條邊線的多個(gè)中間點(diǎn)。
9.根據(jù)權(quán)利要求4所述的方法，其特征在于，其中，并聯(lián)具上述電容值
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，其中，在并聯(lián)具上述電容 值與上述電阻值的電子元件至上述EBG單元的上述步驟中，上述電子元件 的內(nèi)埋位置位于上述EBG單元的多個(gè)角落。
11. 根據(jù)權(quán)利要求9所述的方法，其特征在于，其中，在并聯(lián)具上述電容 值與上述電阻值的電子元件至上述EBG單元的上述步驟中，上述電子元件 的內(nèi)埋位置位于上述EBG單元的中心點(diǎn)，或位于上述EBG單元的多條邊線 的多個(gè)中間點(diǎn)。
12. 根據(jù)權(quán)利要求9所述的方法，其特征在于，其中，測量上述EBG單 元在上述特定頻帶內(nèi)的最小輸入阻抗值的對數(shù)值與上述最大輸入阻抗所對 應(yīng)的對數(shù)值，據(jù)此決定一電阻值的上述步驟包括以下列等式來決定上述電阻值<formula>formula see original document page 3</formula>其中，Adaptive R代表上述電阻值，MAX代表上述最大輸入阻抗，MIN 代表上述最小輸入阻抗。
13. —種利用權(quán)利要求1所得到的具EBG架構(gòu)的多層板架構(gòu)，其特征在 于，包括《 乂二 口弟一化萬層； 第二信號層；電源層，介于上述第一與第二信號層之間； 接地層，介于上述第一與第二信號層之間；以及 至少一個(gè)EBG單元，配置于上述電源層與上述接地層之一，其中，權(quán) 利要求1所決定的至少一上述電子元件，并聯(lián)于上述EBG單元。
14. 根據(jù)權(quán)利要求13所述的多層板架構(gòu)，其特征在于，其中至少一個(gè)上 述電子元件，配置于上述第一信號層的表面上，上述電子元件分別通過第一 導(dǎo)孔與第二導(dǎo)孔而電性耦接至上述電源層與上迷接地層，且上述電子元件的驟還包括:漆地層之間。配置位置位于上述EBG單元的位置。
15. 根據(jù)權(quán)利要求13所述的多層板架構(gòu)，其特征在于，其中至少一個(gè)上 述電子元件，內(nèi)埋于上述電源層與上述接地層之間且上述電子元件的內(nèi)埋位 置位于上述EBG單元的位置。
16. 根據(jù)權(quán)利要求13所述的多層板架構(gòu)，其特征在于，其中上述電子元 件包括一電容，上述電阻值是上述電容的寄生電阻值或等效串聯(lián)電阻值。
17. 根據(jù)權(quán)利要求13所述的多層板架構(gòu)，其特征在于，其中上述電子元 件包括串聯(lián)的電容與電阻。
18. 根據(jù)權(quán)利要求13所述的多層板架構(gòu)，其特征在于，其中上述電子元 件的配置位置位于上述EBG單元的多個(gè)角落，或位于上述EBG單元的中心 點(diǎn)，或位于上述EBG單元的多條邊線的多個(gè)中間點(diǎn)。
全文摘要
本發(fā)明公開了一種改良電磁能隙(EBG，Electromagnetic Band Gap)架構(gòu)的方法與應(yīng)用此方法的多層板架構(gòu)。該方法包括提供一多層板，其具有至少一EBG單元；測量該EBG單元在特定頻帶內(nèi)的最大輸入阻抗值，此最大輸入阻抗值所對應(yīng)的頻率即為共振頻率點(diǎn)，據(jù)此以決定一電容值；測量該EBG單元在該特定頻帶內(nèi)的最小輸入阻抗值，并取該最大輸入阻抗所對應(yīng)的對數(shù)值與該最小輸入阻抗所對應(yīng)的對數(shù)值，據(jù)此決定一電阻值；以及并聯(lián)具該電容值與該電阻值的電子元件至該EBG單元。
文檔編號H05K3/46GK101448373SQ20071019347
公開日2009年6月3日 申請日期2007年11月27日 優(yōu)先權(quán)日2007年11月27日
發(fā)明者周佳興, 蔡志偉 申請人:華碩電腦股份有限公司