專利名稱：用于集成電路的功率分配系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于用于集成電路(IC)的功率分配。更明確而言，本發(fā)明關(guān)于用于
連接至印刷電路板(PCB)的IC的功率分配。
背景技術(shù)：
近年來， 一直需要高速操作電路裝置，故一直在上面開展研究?？筛咚俨僮鞯碾娐费b置將實現(xiàn)急劇地縮短以前花費較長時間的處理時間，允許以前認(rèn)為不可能執(zhí)行的處理，并將會使使用 一裝置而非多個裝置來執(zhí)行大量任務(wù)成為可能，因而減小處理成本并貢獻(xiàn)服務(wù)、設(shè)施、功能等的發(fā)展。
一電路的供應(yīng)電壓不應(yīng)隨時間而實質(zhì)變化。即便電路的電流消耗在較短時間周期不會實質(zhì)上波動，但在供應(yīng)電壓實質(zhì)變化的情況下，電路(包括IC)將會出現(xiàn)故障?；竟β史峙淙蝿?wù)可簡單規(guī)定為功率分配必須橫跨負(fù)載信號頻譜支持負(fù)載電流，同時維持負(fù)載電壓在用于可靠操作的可接受限制內(nèi)。若供應(yīng)電壓實質(zhì)變化，則電路(包括IC)可能無法維持正常操作，且電路的輸出電壓可能會變化，從而使其無法提供正常的輸出信號。輸出電壓變化可視為輸出信號內(nèi)的噪聲。若噪聲較大，則電路甚至可能出現(xiàn)故障。
針對此原因，功率分配系統(tǒng)及功率布線系統(tǒng)系設(shè)計以具有一低阻抗。設(shè)計這些系統(tǒng)不僅用以具有一低直流(DC)電阻，而且相對于交流電流(AC)或高頻信號具有一低阻抗。
若功率分配系統(tǒng)及功率布線系統(tǒng)之阻抗較低，則即便在電路消耗電流波動時，供應(yīng)電壓之波動仍較小且電路噪聲也較小。電路可正常操作，因此裝置(包括電路)正常操作。
假定功率分配系統(tǒng)及功率布線系統(tǒng)的阻抗為Z且電路消耗電流的一波動為AI，則一供應(yīng)電壓波動AV表示為
△ V = Z 厶I因為此波動的一部分變成一噪聲信號，故一噪聲電壓Vn表示為(其中k
為一0至1的系數(shù))
Vnoise = k. AV-kZ. M 從這些7>式可明白，若功率分配系統(tǒng)及功率布線系統(tǒng)的阻抗Z較小，則
供應(yīng)電壓波動AV及噪聲電壓Vn。ise也會較小。因此，電路(包括任何IC)可
正常操作。
大多數(shù)目前IC很少試圖控制IC (IC晶粒)中的這些電抗組件與封裝內(nèi)電 容之間的阻尼及這些IC內(nèi)部功率連接與應(yīng)用PCB級功率遞送系統(tǒng)的其它部分 之間的較大電感路徑。此外，總電感為個別PCB設(shè)計的一函數(shù)。此點使固有
遞送系統(tǒng)阻抗為電感性和/或若PCB功率分配系統(tǒng)(有時稱為功率網(wǎng)絡(luò)布線) 電阻阻抗過低，則在IC封裝內(nèi)會發(fā)生不合需要的共振。
已使用各種技術(shù)來減輕功率分配系統(tǒng)與功率布線系統(tǒng)(下文將簡稱功率分 配系統(tǒng))的阻抗。這些技術(shù)包括
1. 精細(xì)間隔濾波器零；
2. 高損耗介電質(zhì)；
3. 高趨膚損耗互連；
4. 使用高等效串聯(lián)電阻(ESR)電容器；
5. 使用旁路電容器；
6. 增加電力線斷面；以及
7. 分布式RC網(wǎng)絡(luò)以阻尼固有極點。
使用精細(xì)間隔濾波器零由Larry Smith論述并基本上由Baudendistd在"在 多層印刷電路板上解耦的功率總線"(密蘇里大學(xué)-羅拉分校電磁兼容性實驗 室，TR94-8-023, 1994年5月)中所論述的技術(shù)的一實施方案，如下所述。
高損耗介電質(zhì)是一用于功率布線的絕緣體材料，其借助一變化電場在高損 耗介電材料內(nèi)轉(zhuǎn)動分子偶極所作的功來吸收能量。其橫跨這些功率軌表現(xiàn)為一 頻率相依性電阻，在高頻下比低頻下吸收更多能量。此點論述于(例如)Novak '258 (美國專利6，104，258 )及Novak774 (美國專利第6,727,774號)，如下述。
高趨膚損耗會增加功率布線阻抗。 一方面，此損耗減小功率分配系統(tǒng)遞送
12電流的能力，局部地增加噪聲振幅。另一方面，因為高趨膚損耗系消耗性的， 故其抑制功率布線網(wǎng)絡(luò)內(nèi)的共振并抑制噪聲傳播。
高ESR電容器平直化一給定電容器的阻抗并提供消耗性的分流損耗。對
于具有一平直最大振幅的一信號頻譜， 一具有一恒定阻抗的網(wǎng)絡(luò)理想地導(dǎo)致峰 至峰噪聲為 一具有相同高頻阻抗的網(wǎng)絡(luò)的 一半，但其中在中間或低信號頻率下
的阻抗要比在高頻下低得多，例如在一5: 1比率。在低頻下對更高頻率的更 低阻抗關(guān)系引起一噪聲高通函數(shù)。施加一脈沖至一高通濾波器影響噪聲脈沖的 近似微分，其中該脈沖實質(zhì)上長于該濾波器的時間常數(shù)。該噪聲由一在前緣的 脈沖與一在后緣的脈沖所組成，各類似量值由高頻分流阻抗來設(shè)定。對于一明 顯長于濾波器時間常數(shù)的脈沖，前緣脈沖在相反脈沖之前回復(fù)接近零。當(dāng)該阻 抗恒定時，該回應(yīng)僅是一純量響應(yīng)，在該脈沖持續(xù)時間偏離零而在該脈沖結(jié)束 時回復(fù)至零。當(dāng)一電容器的ESR較高時，該ESR在一較寬帶率范圍上支配電 容器阻抗并使得更易于避免與使用低ESR電容器所制造的濾波器共有的高通 噪聲濾波器特性。
在先前技術(shù)中廣泛使用一使用旁路電容器之技術(shù)與一增加電力布線斷面 的技術(shù)。
一旁路電容器是一實質(zhì)電容連接于兩個電力線之間的電容器。始終將功率 供應(yīng)于兩個或更多線路上，例如5V(伏特)及接地；該旁路電容器系連接于 這些兩個線路之間。若使用三個或更多線路，例如5V、 3V及接地，則將該旁 路電容器連接于兩個線路之間，例如5V線路與接地或3V線路與接地。該旁 路電容器時常連接于接地與其它線路之間，但不一定用于提供線路組合。
一理論電容器，其本質(zhì)上具有隨頻率增加而減小的一阻抗，具有在交流電 流或高頻信號情形下減小功率分配系統(tǒng)的阻抗效應(yīng)。 一理論電感器，其本質(zhì)上 具有隨頻率增加而增加的一阻抗，具有在交流電流或高頻信號情形下增加功率 分配系統(tǒng)的阻抗效應(yīng)。因此，在相等成本及復(fù)雜性下，希望構(gòu)造功率分配系統(tǒng)， 以便在負(fù)載電流頻譜內(nèi)不展現(xiàn)任何明顯電感特性。
正常情況下，在一功率分配系統(tǒng)中， 一電壓調(diào)整器單元(或者一電壓調(diào)整 器模塊(VRM))與一電路(包括任何IC)由電力布線來連接。該功率分配系 統(tǒng)一典型配置如圖11所示。一 IC封裝10與一電壓調(diào)整器模塊13安裝于一
13PCB 12上。IC封裝10包括一晶粒11。
從電路角度看的針對 一 交流電流或高頻情形的 一 功率分配系統(tǒng)阻抗會因 為連接電路與功率分配系統(tǒng)的布線電感而增加。接著，當(dāng)在電路附近連接一旁 路電容器時，從電路角度看的功率分配系統(tǒng)阻抗會減小。特定言之，對于高速 電路而言，功率分配系統(tǒng)阻抗的高頻特性必須較低。
一旁路電容器一般非?？拷娐穪矶ㄎ?，用于減小電路與該旁路電容器之
間的電感。當(dāng)存在多個電路時， 一旁路電容器一般充分接近各電路地提供或用
于一小量電路的各群組。使用旁路電容器的此功率分配系統(tǒng)阻抗減小技術(shù)減小
從電路角度看的針對交流電流或高頻信號的功率分配系統(tǒng)阻抗，但連接電路與
功率分配系統(tǒng)的布線阻抗保持不變并在許多情況下支配功率分配阻抗。
另一功率分配系統(tǒng)阻抗減小技術(shù)是增加功率分配布線一斷面以便減小功
率分配布線電感與功率分配系統(tǒng)阻抗。為了有效地實施此技術(shù)，經(jīng)常將功率分 配布線制得較寬，明確而言是采用一平面形狀。例如，對于印刷電路板與其它 類似裝置，采用一多層結(jié)構(gòu)以提供一功率分配層，并將在此功率分配層內(nèi)的功 率分配布線制得較平直。經(jīng)常需要穿透孔用于連接零件與線路，且將該功率分 配層平面打孔如一網(wǎng)目。一般而言，因為將這些功率分配線路的至少一者接地， 故在功率分配布線中還包含^接地。
若該功率分配布線形成如一平面，則可急劇降低路板內(nèi)的功率分配布線電 感以及旁路電容器與電路之間的功率分配布線電感，從而實現(xiàn)減小針對交流電 流或高頻信號的功率分配系統(tǒng)阻抗。
另 一技術(shù)是用以減小這些功率分配線路之間的間隔(在平面線路之情況下 垂直分離)以減小電感，其類似于通過增加這些功率分配線路的寬度來減小電 感的技術(shù)。
上述這些二功率分配系統(tǒng)阻抗減小技術(shù)(增加功率布線斷面與減小功率分 配布線之間的間隔)可組合使用且經(jīng)常組合使用。這些技術(shù)相互兼容用以減小 功率分配系統(tǒng)阻抗。
先前技術(shù)還包括粗略應(yīng)用分布式R-L-C網(wǎng)絡(luò)，其試圖針對依功率平面的 功率分配系統(tǒng)實現(xiàn)一對低通噪聲轉(zhuǎn)移函數(shù)平直的凈得。
Baudendistel ("在多層印刷電路板上解耦之功率總線"，TR94-8-023,密
14蘇里大學(xué)-羅拉分校電磁兼容性實驗室，1994年5月)揭示如何決定用以抑制 在功率分配頻寬內(nèi)引起高阻抗的功率分配系統(tǒng)共振之阻尼組件值。對于其中這 些功率平面腔的阻抗(LpLN)較低且其中平面之電阻(RPLN)也較低的低頻率 而言，Baudendistel使用一簡單的一維近似來估測功率分配系統(tǒng)行為， 一直到 旁路電容器網(wǎng)絡(luò)與任一功率平面腔之間的共振。
Baudendistel的模型由n個并聯(lián)RLC分支所組成，如圖1所示?；诖四?型在頻率與阻抗Z之間的關(guān)系如圖2所示。各分支表示針對一特定電容器值 的并聯(lián)總和。各參數(shù)Rvau、 LVALi、 CvAu(其中i-l,…，n)表示來自各裝置 之個別值之并:f關(guān)等效物。例如，給定十個ljLtF、 2mQ、 lnH電容器實例，則 分支表示為一10juF、 0.2mQ、 O.lnH電容器。功率/接地布線腔的并聯(lián)板電容 表示為一單一電容器CkN。
在圖3中看出，Baudendistel通過相對于對應(yīng)電感Lx增加電阻Rx的量值 來減小這些共振的峰值，其中x是1， ...， n之一，以便平直化從其中阻抗由 第(n-l)電感器支配的區(qū)域(具有一近似為j(oLvALw向上斜率的區(qū)域)至其中 阻抗由第n電容器支配的區(qū)域(具有一近似為1/(j(oCvAu)的向下斜率的區(qū)域) 的阻抗轉(zhuǎn)變。
Baudendistel列舉用于各分支及并聯(lián)分支的阻抗等式。除了電壓調(diào)整器模 塊VRM外，各分支展現(xiàn)一串聯(lián)共振頻率SRF。該VRM主要與具有最低SRF 之分支相互作用。在一足夠高頻率下，感抗jcoLvRM交叉RVRM,如圖2左側(cè) 所示。該阻抗增加至jcoLVRM= 1/jC0CvAU點。阻抗接著減小至零，其中1/jco
CVALl=jC0LVAL1。在此零處的殘余阻抗是RvAL,。通過針對一給定組件4企查下列
等式，清楚地明白此點
Zequivalent - ^equivalent + j( 。 LeqUivalent 一 1/ W CeqUivalent)
其中Zequiva,加是總等效阻抗，Requivalent是等效電阻，L—va^是等效電感， Cequivalent是等效電容，j是虛數(shù)vZ-l，而co是弧度/秒單位的角頻率。隨著頻率 增加，j CO LVAL1快速地支配，增加阻抗直到其中j (0 LVAU交叉1/j CO CVAL2的極點。
該阻抗在co- (LVALN * CPLN) -°5下在零與極點之間調(diào)變，直到最后極點。阻
抗調(diào)變程度取決于在零與極點處的相對品質(zhì)因子。該品質(zhì)因子是個別極點或零 處的感抗與電阻阻抗的比率。 一低質(zhì)量因子導(dǎo)致較少調(diào)變，而一更高質(zhì)量導(dǎo)致更多調(diào)變。
Baudendistel教導(dǎo)通過下列技術(shù)之一或多個技術(shù)來抑制這些極點處的阻抗 峰值。
1. 減小一或多個給定分支內(nèi)的串聯(lián)電感；
2. 增加一或多個給定分支內(nèi)的串聯(lián)電阻；以及
3. 增加形成一極點的一兩個分支對的更高頻率分支內(nèi)的電容，從而減小 才及點與jwL的頻率。
Lee等人("多芯片模塊電源平面之建模及分析"，IEEE組件、封裝及制 造技術(shù)學(xué)報，部分B,第18巻，第4號，1995年11月)通過包括這些功率 平面腔的分布式效應(yīng)以及通過包括在這些腔邊界處波反射所引起的這些功率 平面腔的這些模態(tài)共振(如圖7右手側(cè)所示)來精細(xì)化Baudendistd模型。明 確而言，Lee等人將功率平面腔離敵化成一單元數(shù)組，如圖4、 5A至5D及6 所示。選擇單元大小以較在功率分配系統(tǒng)中的關(guān)注最高頻率的波長更小(例如 關(guān)注最高頻率的波長1/10或以下)。接著將單元表示為一等效的電阻、電感及 電容網(wǎng)絡(luò)(如圖5A至5D所示)或一由四個交叉?zhèn)鬏斁€所形成的方形(如圖 6所示)。Lee等人進(jìn)一步通過使用展現(xiàn)高電容及明顯分敬的阻尼電阻(即相對 于包含一局部區(qū)域或離散組件內(nèi)，該電阻分散于該結(jié)構(gòu)的整個空間展度上)的 薄膜材料來抑制共振。
Lee等人先使用R-L-C等效物來提供一模型，如圖4所示。Lee等人根據(jù) 電報等式來推導(dǎo)電感及電容值。Lee等人定義三類型單元內(nèi)部、邊緣及角落， 如圖5A至5C所示。
為了節(jié)省計算，Lee等人基于網(wǎng)狀傳輸線來提供一類似模式，如圖6所示。
Lee等人利用在外部周邊內(nèi)部具有一阻抗ZtN產(chǎn)V2^L/C嚴(yán)的傳輸線與在 外部周邊周圍具有兩倍Zint， 2* v^(L/Cf5的傳輸線。
在各內(nèi)部接合處，四個線從瞬時來源向外傳播能量，從而導(dǎo)致以下阻抗
Zint—腿c - (L/(8C)嚴(yán)=H/X*( n/(8 s ))05.
在沿一邊緣的各外部接合處，阻抗是ZintjunC的兩倍
Zedgjunc = 2*Z!nt—,c = H/X*( p /(2 ￡ ))0.5.
在各角落處，阻抗是Z!ntjunc的四倍
16ZcORNER = 4承Zjnt—腦c = H/X*(2 Ji / ￡ ).
這些阻抗值既不說明任何附著組件所引起的負(fù)載,也不說明信道阻焊墊數(shù) 組所引起的密度變化，其中阻焊墊是在這些平面內(nèi)的穿孔，其提供這些平面與 穿過但不連接這些平面的導(dǎo)體通道之間的分離。
Novak'285 (美國專利6,104,258 )教導(dǎo)沿功率布線所定義的腔的周邊添加 終止網(wǎng)絡(luò)作為一用以在這些邊緣處匹配腔內(nèi)部阻抗的構(gòu)件，以便抑制這些反射 與在功率布線內(nèi)的產(chǎn)生模態(tài)共振。Novak'258教導(dǎo)，為了有效率，終止網(wǎng)絡(luò)的 安裝電感不應(yīng)超過所終止區(qū)域之電感的0.2倍。
Novak'258揭示單獨取決于腔的幾何形狀、電容率及導(dǎo)磁率的阻抗。然而， Novak '258未說明這些旁路和/或這些主動組件的負(fù)載。在這些板級組件實質(zhì) 上負(fù)載功率腔阻抗或頻率超過第一模態(tài)共振的情形下，Novak'258所教導(dǎo)的方 法不匹配該阻抗且會允許實質(zhì)反射。
取代Novak '258所教導(dǎo)的邊緣終止方法，Yamamura等人(美國專利 5,844,762)揭示實質(zhì)上偏及整個印刷電路裝配件來分散連接至傳輸線15的阻 尼組件14,如圖8A及8B所示。Yamamura等人教導(dǎo)一均勻分散較理想。
可看出，Yamamura等人可僅通過遵循Baudendistel的教導(dǎo)來成功解決 Baudendistel所教導(dǎo)的分支共振。從Lee等人可看出，Yamamura等人無法解決 這些功率/接地腔的模態(tài)共振的根本原因在這些邊緣邊界處的錯配阻抗。還 可從Lee等人看出，在阻尼組件阻抗同時實質(zhì)上小于網(wǎng)狀傳輸線的特性阻抗并 實質(zhì)上是電阻性的情況下，Yamamura等人可成功抑制模態(tài)共振。
相比之下，Novak '258與Novak 744 (美國專利第6,727,744號)教導(dǎo)為 了抑制模態(tài)共振，實質(zhì)上沿PCB邊界添加終止網(wǎng)絡(luò)足以匹配周邊阻抗與該(等) 平面腔的內(nèi)部阻抗。為此，Novak '258與Novak 744在比Yamamura等人少得 多的組件與費用下抑制模態(tài)共振。
然而，類似于Yamamura等人，比較平面腔自身，Novak'258及774依賴 于在這些阻尼組件內(nèi)實現(xiàn)一低電感。Novak陳述在這些終止網(wǎng)絡(luò)內(nèi)的一 目標(biāo)電 感不超過
0.2* |i o* |i R*H
其中JLiQ是自由空間的導(dǎo)磁率(大約31.9x 10—9韋伯/安培)，jiR是這些導(dǎo)
17體的相對導(dǎo)磁率( 一般1.0韋伯/安培或極接近1.0韋伯/安培)，而H是平面腔
內(nèi)的介電質(zhì)厚度。
例如，給定一具有一介電質(zhì)厚度O.OOl"的腔，目標(biāo)電感將需要〈0.2*31.9 x 10-9韋伯/安培*1韋伯/安培*0.001英寸=6.4pH。若使用共享電容器來實施及 若使用PCB表面附近的這些平面，則各電容器的安裝電感可能大約為1 nH， 需要大約160個組件。對于一功率/接地腔更遠(yuǎn)離PCB表面的情況，諸如在許 多復(fù)雜裝配件中所出現(xiàn)的，各電容器的安裝電感可高至兩倍，從而需要加倍電 容器數(shù)目。
從Lee等人可明白，完全在一未負(fù)載腔周邊內(nèi)，阻抗緊密遵循
Zint—獄=H/X*( M /(8 s ))05. 沿這些邊緣完全遠(yuǎn)離這些角落，阻抗緊密遵循 Zedg—頻c = H/X*( y /(2 e ))0.5 = 2承Z證一junc. 在各角落處，阻抗緊密遵循 ZC0RNER - H/X*(2 " / s = 4*ZINT_ 腦c.
如圖9中所示， 一具有電阻阻抗ZEDG term = Zedg junc (其中ZEDC term 是 位于邊界邊緣上但不在角落處的消耗組件的阻抗)的消耗組件17連接至這些 傳輸線18的邊緣并標(biāo)稱上將沿該邊界邊緣的阻抗減半，并藉此配Ztnt—junc。 在一未負(fù)載、矩形腔情況下，此點僅留下來自這些角落內(nèi)阻抗錯配的反射，在 這些角落的腔阻抗是一給定邊緣的中心的兩倍高。
為了補(bǔ)償這些角落，如圖9所示，損耗組件16是連接至這些傳輸線18 的角落且必須假定一值，該值不僅實質(zhì)上低于角落自身的特性阻抗，而且低于 各鄰接邊緣的中心處的阻抗。因而，位于角落處的損耗組件16的阻抗
(ZcORNER一term )應(yīng)該為
Z咖腿—term = 1/(X/H*( y /8 s》曙。5)腸(觀*(2 ju / ￡ )'0.5))
=4/3 * Zint—應(yīng)c =l/3*H/X*(2ja/s)a5
此等式是通過解答沿邊界維持一均勻阻抗所需的角落內(nèi)的并聯(lián)阻抗來推導(dǎo)。
當(dāng)均勻分散時，可看出任何旁路組件產(chǎn)生功率分配系統(tǒng)阻抗的頻率相依性變更。對于低于其中距離是有效介電媒介內(nèi)波長的一實質(zhì)部分的這些頻率的頻
率，可類似于Baudendistel模型，將這些分布式旁路及布線網(wǎng)絡(luò)模型化為更簡 單的一維分支。
最麻煩的共振系在最高頻率R-L-C分支與集中功率/接地腔電容之間的轉(zhuǎn) 變。對于大多數(shù)PCB而言，其模型如圖10所示(其中模型化傳輸線19、旁 路組件20及IC負(fù)載21 )、功率/接地腔電容極為有限且設(shè)定為
C =面積/高度* s 0* s R
其中C是電容(單位法拉)，面積是平面腔表面面積，高度是平面腔厚度， s 0是自由空間的電容率，而s R是平面腔內(nèi)的介電材料的相對電容率。
使用典型PCB介電質(zhì)，在若干頻率下， 一板的范例性每平方英寸電容與 用于四平方英寸的阻抗(一相當(dāng)大IC所占據(jù)的一板區(qū)段的典型情況)如下表 所示
Z(單位奧姆)⑥F(單位MHz),4平方英寸Hc/平方英寸1002005001000
0.0404.022.5pF17.78.853.541.77
0細(xì)4.090.0pF4.422,210.880.44
0細(xì)4.0225pF1.770.880.350.18
0.0024.0450pF0.880.440.180.09
0.0014,0900pF0.440.220.090.04
對于低成本四或六層構(gòu)造， 一腔高度0.040"是典型的。對于處理復(fù)合玻纖 強(qiáng)化的PCB,腔高度0.040"是典型的。
給定遍及一旁路電容器網(wǎng)絡(luò)的 一均勻或幾乎均勻分散展現(xiàn) 一 固定安裝電 感，在該旁路電容網(wǎng)絡(luò)與該PCB的功率/接地腔之間的轉(zhuǎn)變頻率取決于下列參 數(shù)
1. LACP—M0UNTED,各旁路電容器的安裝電感；
2. P,旁通電容器的表面密度；
3. CPLN_SQ_IN,功率/接地腔的每單位面積電容；
4. Fres = P0.5/2* TT *LcAP—MOUNTED°'5*Cpln—sq—IN0'5);
5. Zchar - Lcap_mountedO'5/(Cpln_sqjn0'5*P0'5); 以及
196. ZREs a Lcap_mounted/(Rcap_mounted*Cpln_sq_in);
其中F肌s是共振頻率，ZcHAR是由這些安裝旁路電容器與功率布線電容的 集中表示所組成的反應(yīng)性網(wǎng)絡(luò)的特性阻抗，而ZRES是在由該旁通電容器網(wǎng)絡(luò)
與該集中功率布線電容所形成的極點處的峰值阻抗。
增加該旁路電容器密度增加共振頻率并減小在該旁路電容器網(wǎng)絡(luò)與該
PCB的功率/接地腔之間所形成的極點的特性阻抗。然而，增加電容器密度還
減小每單位面積的電阻，從而相對于該特性阻抗而增加阻抗峰值，即增加電路
質(zhì)量因子。
這些曾用以限制Zres或Zres的影響的先前技術(shù)方法包括
1. 使用匹串聯(lián)電阻增加這些旁路電容器的粗略密度，以便限制電路質(zhì)量 因子，如Baudendistel、 Yamamum等人、Novak'258及Novak'622所述，或者
2. 增加功率平面腔的電容。
這些方法的各方法具有嚴(yán)重的缺點。在該第一方法中，尤其對于厚印刷電 路板裝配件而言，所需組件數(shù)目可變得更大，其中距這些電容器的安裝表面與 這些平面的距離以及相關(guān)聯(lián)安裝電感回路可較大。
該第二方法需要使用昂費且有時難以處理的細(xì)薄和/或高電容率介電材 料。該笫二方法的一微妙、潛在缺點在于，其減小這些旁路電容器與功率/接 地腔之間的共振頻率。
Lee等人列舉使用 一 離散R-L-C-G組件單元或網(wǎng)狀傳輸線的二維格柵的一 功率分配系統(tǒng)的分布式組件建模。在一同時并入Baudendistel與Lee等人的功 率分配系統(tǒng)模型中，總旁路電器網(wǎng)絡(luò)會針對所使用的各電容器值聚集成一單一 R-L-C分支。用于R的值是形成該分支的特定值的所有電容器的并聯(lián)安裝 ESR。用于L的值同樣是并聯(lián)安裝電容器電感。最后，C是該分支中這些電容 器的并聯(lián)電容。
從此模型可看出，為了使各阻尼組件在LpLN較明顯的頻率下有效，阻尼 組件的電感LDAMp關(guān)于LpLN必須較小。Lee等人顯示在LpLN較明顯的頻率下出
現(xiàn)模態(tài)共振。
在先前技術(shù)中，出于機(jī)械、空間及模塊性原因，已使用中介層及模塊作為 組件載體。例如，Alexander等人(美國專利第6,961,231號)揭示一配合一 IC使用之中介層。然而，Alexander等人只將該中介層作為一提供電容以代替功率系統(tǒng)的構(gòu)件。Alexander等人不使用該中介層來減小功率系統(tǒng)阻抗，解調(diào)諧功率系統(tǒng)共振，并重新分配輸入/輸出(1/0)以減小由于不連續(xù)返回路徑所引起的進(jìn)入PCB功率布線網(wǎng)絡(luò)的噪聲注入。解耦該Alexander等人中介層只提供某些不特定數(shù)量的電容。兩個并聯(lián)分支的共振阻抗理論上不受較低頻率分支的電容的影響。增加該分支的電容不會有助于減小麻煩的共振。增加電容至中介層僅在減小下一較低頻率分支與該中介層之間的共振時有利。組成該下一較低頻率分支的取決于中介層設(shè)計與這些附著組件二者，例如封裝IC、離散電容器和/或未封裝IC晶粒。如此，Alexander等人所揭示的額外電容可能很少或不有利于功率分配阻抗。
在先前技術(shù)中未認(rèn)識到或未解決的一最終問題是旁路裝置及IC負(fù)載對功率分配系統(tǒng)的負(fù)載效應(yīng)。先前技術(shù)依賴于一假設(shè)，即功率分配系統(tǒng)阻抗相較于所服務(wù)的裝置而言較低。若可能的話，隨著裝置效能在頻率及功率上增加，建立此類分配系統(tǒng)變得又困難及昂貴。

發(fā)明內(nèi)容
為了克服上述問題，本發(fā)明的這些較佳具體實施例提供連接至一共享功率分配系統(tǒng)的多個IC的電抗阻抗互依性的隔離，匹配阻抗至IC負(fù)載，并橫跨比目前可用的更寬帶率范圍實現(xiàn)較低功率分配阻抗。
本發(fā)明之這些較佳具體實施例通過于一腔邊界負(fù)載消耗組件，使得在該邊
774。此點與其中使用損耗組件來匹配平均未負(fù)載腔阻抗的Novak'258及其中基于平面分離、介電質(zhì)電容率及腔周長來計算腔阻抗而不考慮這些旁路電容及主動電路的負(fù)載效應(yīng)的Novak '774形成對照。
本發(fā)明的這些較佳具體實施例提供用以阻尼一旁路電容器網(wǎng)絡(luò)與PCB的一功率/接地腔之間共振的方法，該PCB:
1. 不需要過多數(shù)量的旁路/阻尼組件；或
2. 不需要高平面腔電容或者代性地可在從該旁路網(wǎng)絡(luò)轉(zhuǎn)變至該平面腔阻抗交越時確保一小于大約1.4的質(zhì)量。
21本發(fā)明這些較佳具體實施例能夠?qū)崿F(xiàn)下列之一或更多者
1. 隔離連接至一共享功率分配系統(tǒng)的多個集成電路的電抗阻抗互依性；
2. 提供一匹配阻抗至IC負(fù)載；以及
3. 橫;夸比目前可用的更寬帶率范圍來實現(xiàn)較低功率分配阻抗。參考附圖，根據(jù)本發(fā)明較佳具體實施例的下列詳細(xì)說明將會更清楚地明白
本發(fā)明的其它特征、組件、特征、步驟及優(yōu)點。


圖1至11說明先前技術(shù)的技術(shù)。
圖12說明依據(jù)本發(fā)明一較佳具體實施例的一中介層。
圖13說明在一PCB內(nèi)的各種電感回路。
圖14說明依據(jù)本發(fā)明一較佳具體實施例的一中介層。
圖15說明依據(jù)本發(fā)明一較佳具體實施例的一半波共振器。
圖16說明依據(jù)本發(fā)明一較佳具體實施例的一中介層。
圖17A說明一已知功率分配系統(tǒng)。
圖17B說明圖17A內(nèi)所示的已知功率分配系統(tǒng)的信號跡線的一近視斷面圖。
圖18A說明依據(jù)本發(fā)明 一較佳具體實施例的 一功率分配系統(tǒng)。
圖18B說明圖18A內(nèi)所示的本發(fā)明一較佳具體實施例的已知功率分配系
統(tǒng)的信號跡線的一近視斷面圖。
圖19A說明依據(jù)本發(fā)明 一較佳具體實施例的一功率分配系統(tǒng)。
圖19B說明圖19A內(nèi)所示的本發(fā)明一較佳具體實施例的已知功率分配系
統(tǒng)的信號跡線的一近視斷面圖。
圖20A說明z軸互連的一已知可行配置。
圖20B說明圖20A所示的配置的一電路圖。
圖20C說明依據(jù)本發(fā)明 一較佳具體實施例的 一可行z軸互連。
圖20D說明依據(jù)本發(fā)明一較佳具體實施例在圖20C內(nèi)所示的配置的一電路圖。
圖21A及21B分別在圖21C及21D中所示的依據(jù)本發(fā)明一較佳具體實施
22例的一中介層的一配置的電路圖。
具體實施例方式
用于最優(yōu)化功率分配系統(tǒng)的技術(shù)
如圖12的功率分配系統(tǒng)100所示，PCB 110的這些功率及接地平面111對可配對在一起以利用相互電感及平面間電容。PCB 110的這些功率及接地平面111的相互電感整體上減小功率分配路徑的電感。減小功率分配路徑的電感會增加功率分配頻寬。PCB 110的這些功率及接地平面111的平面間電容提供一小量能量儲存，但與功率分配系統(tǒng)100內(nèi)的其它并聯(lián)電感相互作用。此點系在高頻下的一關(guān)鍵參數(shù)。
在PCB 110上的電容器112提供在功率分配系統(tǒng)100內(nèi)的能量儲存。電容器112、 122及132可安裝于一基板上，其包括PCB110、中介層120及IC封裝130，或可嵌入一基板內(nèi)。電容器112、 122及132還可安裝在PCB110、中介層120或IC封裝130頂部或底部。
電容器112、 122及132固有地具有與其設(shè)計相關(guān)聯(lián)的某量的電感及電阻以及電容。當(dāng)最優(yōu)化功率分配時，必須將這些安裝電容器之固有電感及電阻考慮在內(nèi)。電容器112、 122及132—般使有金屬墊及通道而安裝至基板。電容器112、 122及132具有與用于附著至基板的方法相關(guān)聯(lián)的電感。此電感減小功率分配頻寬并引起與其它功率分配組件的相互作用，包括其它電容器及平面電容。這些相互作用必須在最優(yōu)化功率分配系統(tǒng)100時考慮在內(nèi)。還可使用用于高頻調(diào)諧的平面基板結(jié)構(gòu)(嵌入式電容器(未顯示))來產(chǎn)生電容器。
在這些基板的一或多個基板內(nèi)的調(diào)諧平面金屬結(jié)構(gòu)可用于調(diào)諧功率分配系統(tǒng)的頻率響應(yīng)。這些結(jié)構(gòu)可用于延伸功率系統(tǒng)頻寬。這些結(jié)構(gòu)包括嵌入式電容器、嵌入式電感器、嵌入式傳輸線、嵌入式共振器(四分之一及半波)及嵌入式電阻器?？稍黾宇~外電阻組件，作為嵌入式結(jié)構(gòu)、材料屬性受控附著結(jié)構(gòu)或外部離散組件，用于控制共振結(jié)構(gòu)的阻尼屬性(質(zhì)量因子)的用途。
可在IC封裝130、中介層120或PCB 110內(nèi)最優(yōu)化平面位置。較佳的為，4黃跨整個功率分配系統(tǒng)100來最優(yōu)化平面位置。還可在IC封裝130、中介層120或PCB 110內(nèi)最優(yōu)化平面大小。減小平面大小是用于增加該功率分配系統(tǒng)
23的并聯(lián)共振頻率(PRF)。
用于共振調(diào)諧/解調(diào)的這些平面金屬結(jié)構(gòu)可位于IC封裝130、中介層120 或PCB110內(nèi)?？芍圃靸?nèi)部金屬結(jié)構(gòu)(電感器、電容器、傳輸線、共振器)以 便執(zhí)行電補(bǔ)償，即，形成設(shè)計作為補(bǔ)償組件的等效集中網(wǎng)絡(luò)寄生和/或四分之 一/半波共振結(jié)構(gòu)，并自動追蹤基板材料及制程。由還包含一受補(bǔ)償?shù)谌Y(jié)構(gòu) 的另外更大結(jié)構(gòu)的一部分所形成用作一補(bǔ)償組件的任何結(jié)構(gòu)響應(yīng)制造變化以 及操作環(huán)境而展現(xiàn)與這些三組件相同的電屬性變化。例如， 一由一平面的一部 分所形成的電容器，其用作至該相同平面及離散組件的一更大部分所形成的一 共振極點的一補(bǔ)償組件，將成比例地追蹤該更大平面區(qū)段的電容。
電阻器(未顯示)可用于終止，即采用任何形式的電阻組件均可用于匹配 一傳輸結(jié)構(gòu)的阻抗并可用于共振質(zhì)量因子減小技術(shù)?？蓪㈦娮杵髯鳛殡x散裝置 置放于IC封裝130、中介層120或PCB 110之頂部或底部，或可將其嵌入IC 封裝130、中介層120或PCB 110內(nèi)。利用標(biāo)準(zhǔn)嵌入式電阻器程序，可將電阻 器形成為嵌入式基板組件?？墒褂闷渌牧蟻硇纬呻娮杵?，例如受控電阻附著 焊料及環(huán)氧樹脂。這些材料可包括環(huán)氧樹脂粘著劑，其包括在固化之前懸浮于 一膠體內(nèi)的導(dǎo)電和/或半導(dǎo)電材料的一組合。范例性材料包括但不限于銅、 鋁、銀、鐵、錫、鎳、金、碳、硅、其組合及合金。
如圖13所示，可按下述來最優(yōu)化電感回路?？赏ㄟ^裝置選擇及墊附著設(shè) 計或通過定位電容器所附著的PCB 208的更接近功率或接地平面205來最優(yōu) 化通過一電容器200的電感。可通過信道204的設(shè)計、通過通道分離、通過定 位更遠(yuǎn)的功率或接地平面205或通過使用額外通道來最優(yōu)化通過電容器通道 201的電感。由于接地及功率平面散布202所引起的電感可通過分離平面205 對或通過電容器207與IC封裝206之間的距離來最優(yōu)化?？赏ㄟ^信道204的 設(shè)計、通過通道分離或通過使用額外通道來最優(yōu)化通過IC附著203的電感。
還可使用其它技術(shù)來最優(yōu)化該功率分配系統(tǒng)。關(guān)鍵是獲得低阻抗，包最常 見的低感抗。較重要的是不僅考慮如先前技術(shù)中認(rèn)識到復(fù)雜阻抗量值，而且還 考慮復(fù)雜阻抗相位，因為該相位的適當(dāng)管理減小和/或完全排除麻煩的共振。 可管理該相位或量值的任何技術(shù)可配合上述這些最優(yōu)化方法來使用。
功率分配系統(tǒng)的最優(yōu)化方法用于功率分配系統(tǒng)的最優(yōu)化方法包括粗略阻抗減小、平面電感減小及遞送 功率電感減小的一或多個。
粗略阻抗減小可通過增加相對于離散或內(nèi)部平面電容器的電感的電容，減
小安裝電容器電感和/或通過最優(yōu)化安裝解決方案，其包括通過阻抗測量、通 過功率分配系統(tǒng)的電》茲場仿真或通過這些組件的最優(yōu)化定位及最優(yōu)化功率布
線電感來實現(xiàn)。
平面電感減小可通過減小功率/接地平面之間的分離(腔高度)和/或并聯(lián) 使用多個平面集合來實現(xiàn)。
位置選擇Z軸平面位置來實現(xiàn)。此外，在功率布線結(jié)構(gòu)(一般為平面)與任何給 定電容器和/或電容器群組之間的Z軸互連的幾何形狀及數(shù)量會影響此類互連 的有凌丈電感。
同樣地，在功率布線與任何給定IC之間的電感受到(這些)功率布線平面 與IC晶粒之間距離的影響。與這些旁路電容器一樣，在功率布線結(jié)構(gòu)與晶粒
之間的互連的幾何形狀及數(shù)量決定總電感。在兩種情況下，因為需要最小化電
感，故假定具有最低相對導(dǎo)磁率l.O的材料。諸如銅、銀及其它適當(dāng)金屬的非 鐵金屬具有大約1.0的相對導(dǎo)磁率。互連包括PCB通道、跡線、多邊形填充 及其它適當(dāng)互連。
用于功率分配系統(tǒng)的最優(yōu)化方法可包括這些下列阻抗減小方法的一或多 個方法；
1. 極點/零補(bǔ)償方法；
2. 極點/極點補(bǔ)償方法；
3. 極點/多零補(bǔ)償方法；
4. 信號諧波補(bǔ)償方法；或
5. 四分之一波共振方法。 1.極點-零補(bǔ)償方法
在一具有多個極點對的功率分配系統(tǒng)中，各極點對產(chǎn)生自 一第一網(wǎng)絡(luò)分支 的電感與一第二網(wǎng)絡(luò)分支的電容之間的并聯(lián)共振。 一分支包括一或多個組件。 一般而言，該第 一網(wǎng)絡(luò)分支由連接至功率系統(tǒng)布線作為一第 一分流分支的一電
25壓調(diào)整器模塊的等效轉(zhuǎn)移函數(shù)所組成。額外分流分支一般包括各分支中的一數(shù) 量的單值電容器，各分支還橫跨該功率布線網(wǎng)絡(luò)連接，如圖l所示。各分支N
展現(xiàn)比前面分支N-1更高的一自共振頻率。在理想化情況下，所有分支的由安 裝電感與電容的比率所定義的特性阻抗均相等。如Baudendistal所演示，在各 分支具有足夠電阻阻抗的情況下，可抑制功率分配系統(tǒng)的阻抗變化。
各分支導(dǎo)致分流功率布線網(wǎng)絡(luò)的一復(fù)雜導(dǎo)納(阻抗的逆反)。大多數(shù)感抗相
化觀點表述為分支N-1之電感與分支N的電容相互作用，例如圖1所示的分 支Cvall及Cval2。當(dāng)各分支的自共振頻率完全分離時，此近似觀點提供一相當(dāng) 精確的近似。當(dāng)分支SRF緊密間隔時，明顯的相互作用發(fā)生于更多不同分支 之間。
直至第一半波模態(tài)共振，這些功率布線網(wǎng)絡(luò)極類似旁路電容器地展現(xiàn)自阻 抗。從直流至結(jié)構(gòu)幾何形狀、絕緣物有效電容率(介電常數(shù))及在網(wǎng)絡(luò)內(nèi)的位置 所定義的一頻率，該功率布線網(wǎng)絡(luò)自阻抗隨著頻率增加而減小且相位仍接近 -90°。在該定義頻率下， 一零奇異點會出現(xiàn)。隨著相位快速地從幾乎-90。至0° 并幾乎至+90。轉(zhuǎn)變，使最小阻抗到達(dá)零，其中其保持直至與一阻抗峰值相關(guān)聯(lián) 的第一半波模態(tài)共振。在功率布線網(wǎng)絡(luò)中心附近的位置展現(xiàn)最高頻率零，而最 接近這些功率布線網(wǎng)絡(luò)邊緣的這些位置展現(xiàn)最低頻率零。對于一均勻方形腔， 中心零在大約FZERO=2，400MHz/(WidthmcHES* s/勺下出現(xiàn)，其中Width!Nc鵬 是平面完整側(cè)寬度(單位英寸)。在這些角落附近，零頻率在大約 FZERO=1600MHz(Inches* ￡/5)出現(xiàn)，其Inches是平面一完整側(cè)的高度。
對于一SR4.0且甚至對一大型16"x 16"結(jié)構(gòu)，該頻率范圍從這些功率布網(wǎng) 絡(luò)角落附近的50MHz至該中心附近的75MHz。此頻率一般高于這些安裝旁路 電容器的自共振頻率。對于大多數(shù)普通類型的旁路電容器及安裝配置，自共振 頻率很少超過50至60MHz并最常見20MHz或更低。因此，旁路電容器網(wǎng)絡(luò) 傳統(tǒng)上在一頻率范圍內(nèi)顯現(xiàn)電感性，在該頻率范圍內(nèi)在未負(fù)載功率布線網(wǎng)絡(luò)內(nèi) 任一給定點的自共振仍顯現(xiàn)電容性。結(jié)果是一并聯(lián)共振等效電路，其展現(xiàn)在共 振頻率下最大的一阻抗。此共振可通過若干方法來抑制，包括如Baudendistal 所教導(dǎo)的，添加電阻至這些旁路電容器分支內(nèi)。此最優(yōu)化方法包括通過改變負(fù)載功率布線結(jié)構(gòu)的凈相位特性來抑制并徹底排除共振行為。最佳變化是一實際平衡，其實質(zhì)上取決于該功率布線結(jié)構(gòu)的這些零頻率。
在此最優(yōu)化方法中，分流網(wǎng)絡(luò)可設(shè)計有一系列分支，各分支具有其自己的零，使得該復(fù)合網(wǎng)絡(luò)的自阻抗在功率布線網(wǎng)絡(luò)內(nèi)的任一點處保持功率布線網(wǎng)絡(luò)
自共振相位的135°電性內(nèi)。分流網(wǎng)絡(luò)可包括一或多個平面容器，其形成于與該功率布線網(wǎng)絡(luò)相同或額外的基板內(nèi)。此外，此最優(yōu)化方法可包括這些以下步驟
1. 決定功率布線網(wǎng)絡(luò)的最大可容納高頻自阻抗；
2. 根據(jù)所需功率布線網(wǎng)絡(luò)的實體大小來決定功率布線網(wǎng)絡(luò)是否必須滿足在半波模式或超過其的規(guī)定阻抗，該半波模式由一具有一用于較佳介電腔材料的標(biāo)稱s r(—般4.0)結(jié)構(gòu)來表示；
3. 構(gòu)造功率布線網(wǎng)絡(luò)的一表面地圖模型；
4. 將這些安裝IC功率輸入的等效寄生映射至步驟3中所構(gòu)造的地圖；以
及
5. 將在步驟3及4所構(gòu)造的地圖的復(fù)雜自阻抗映射至一標(biāo)稱上每0.25"不小于一單元的分辨率。
在此最優(yōu)化方法中，配置額外分流網(wǎng)絡(luò)，使得在IC晶粒與功率分配系統(tǒng)之間的相位響應(yīng)受一第三分流組件控制。該第三分流網(wǎng)絡(luò)具有等于或接近這些第一及第二組件/網(wǎng)絡(luò)的并聯(lián)共振頻率的一串聯(lián)共振頻率，具有一大約2或以下的質(zhì)量因子，并具有不超過大約2.0x v/(L!/C2)的這些電抗組件的一特性阻抗，其中"是該第一組件或網(wǎng)絡(luò)的電感，而C2是該第二組件或網(wǎng)絡(luò)的電容。
當(dāng)在該第 一 網(wǎng)絡(luò)的電感與該第二網(wǎng)絡(luò)的電容之間的并聯(lián)共振未受阻尼而具有一小于或等于大約1.4的質(zhì)量因子時，如此形成的并聯(lián)共振可引起不利結(jié)果，例如
1. 在一 PCB或PCB狀裝配件與 一組件裝配件(例如一封裝IC)之間的功率轉(zhuǎn)移頻寬內(nèi)定位一共振峰值；以及
2. 在一附著負(fù)載(例如一 IC)的更高信號能量頻譜內(nèi)定位一共振峰值。該第三分流網(wǎng)絡(luò)的質(zhì)量因子與SRF可通過使用上述這些技術(shù)的任一技術(shù)
來設(shè)定。該第三分流網(wǎng)絡(luò)可配置成用以包括于PCB 110、中介層或IC封裝130內(nèi)，如圖12所示，較可能的是這些第三分流網(wǎng)絡(luò)可配置成用以包括于PCB 110、中介層120及IC封裝130的多者上。如圖14所示，中介層120'可包括在翼123上的頂層123a及底層123b，其中底層123b抬高頂層123a超過這些組件113,使得中介層120'可相較于沒有一抬高底層123b的圖12的中介層120而具有一更大面積。頂層123a之額外面積允許替換中介層120'上的額外組件，包括電容器122。
使用一中介層120、 120'的這些好處包括下列之一或多個
1. 用于設(shè)計改造；
2. 從PCB至IC球格柵數(shù)組(BGA)的1:1連接；
3. 提供平直、較寬帶寬功率至IC;
4. 抑制IC PCB共振；
5. 過濾IC與PCB之間的噪聲；
6. 對PCB設(shè)計極寬容的低質(zhì)量功率分配；
7. 應(yīng)用PCB需要僅滿足最大L與最大R規(guī)格；
8. 冒口提升中介層結(jié)構(gòu)0.050"以清除PCB上的現(xiàn)有SMT組件；以及
9. 解決現(xiàn)有設(shè)計中的功率遞送問題。
若將該第三分流網(wǎng)絡(luò)包括于PCB 110內(nèi)，則可(例如)通過劃分嵌入PCB110內(nèi)的這些平面來設(shè)定該第三分流網(wǎng)絡(luò)的電容。該第三分流網(wǎng)絡(luò)的這些劃分平面可形成一 島，使得這些平面的剩余部分元全圍繞該第三分流網(wǎng)絡(luò)的這些劃分平面，或該第三分流網(wǎng)絡(luò)的這些劃平面可包括PCB IIO的至少一邊緣，使得PCB 110的這些平面剩余部分不完全圍繞該第三分流網(wǎng)絡(luò)的這些劃分平面。
該第三分流網(wǎng)絡(luò)還可包括一電阻組件，其由一形成于一PCB 110內(nèi)的平面結(jié)構(gòu)所形成。
2.極點-極點最優(yōu)化方法
在此最優(yōu)化方法中，將該第三分流網(wǎng)絡(luò)串聯(lián)插入該第 一 網(wǎng)絡(luò)與該笫二網(wǎng)絡(luò)之間。
當(dāng)由該第一網(wǎng)絡(luò)負(fù)載時，該第三串聯(lián)網(wǎng)絡(luò)具有在這些第一及二網(wǎng)絡(luò)的并聯(lián)共振頻率下或在其附近的一并聯(lián)共振頻率，具有一大約2或以下的質(zhì)量因子，并具有不超過大約2.0 x v/(L!/C2)的這些電抗組件的一特性阻抗，其中L!是該第一組件或網(wǎng)絡(luò)的電感而C2是該第二組件或網(wǎng)絡(luò)的電容。
所迷第三串聯(lián)網(wǎng)絡(luò)可包括一電阻組件，其由在一印刷電路板結(jié)構(gòu)內(nèi)形成的一平面結(jié)構(gòu)所形成。該第三串聯(lián)網(wǎng)絡(luò)的電容及電感電抗可由一離散表面安裝電
容器與印刷電路蝕刻特征的組合來形成。該表面安裝電容器可以是一 X2Y⑧設(shè)計、饋通電容器或傳輸線電容器(例如NEC Proadlizer )。
3. 極點-多零最優(yōu)化方法
該極點-零最優(yōu)化方法與該極點-極點最優(yōu)化方法的一精細(xì)化是在這些個別共振網(wǎng)絡(luò)由網(wǎng)絡(luò)群組所形成時，其中這些網(wǎng)絡(luò)的至少一者可由多個電容器來組成，其中
1. 在該至少一網(wǎng)絡(luò)內(nèi)的這些電容可使用多個連續(xù)E12串聯(lián)值而跨越一狹窄范圍。例如，使用lnF、 1.2nF及1.5nF組件；以及
2. 視需要使用多個安裝結(jié)構(gòu)，其將有效安裝電感移置較小數(shù)量， 一般小于20%。該安裝結(jié)構(gòu)可包括信道直徑變化、信道至信道間隔、及信道至組件墊蝕刻之幾何形狀。
比較由一單一離散電容器值所組成的網(wǎng)絡(luò)，所產(chǎn)生網(wǎng)絡(luò)具有一大大降低的質(zhì)量因子，且在許多情況下，消除對一離散電阻組件的需要以便獲得一j^量因子響應(yīng)。
4. 四分之一/半波共振最優(yōu)化方法
一額外最優(yōu)化方法包括提供一第一系列四分之一波共振器短線302,其源自各IC的功率分配通道301,如圖15所示。通道301可位于PCB 110、中介層120或IC封裝130內(nèi)。這些第一系列四分之一波共振器短線302的頻率系選擇以對應(yīng)于該未經(jīng)補(bǔ)償?shù)墓β史峙湎到y(tǒng)的這些半波共振。這些第一系列四分的一波共振器短線302的這些阻抗是以線性遞增頻率值而選4奪，以最小化這些每一個第一系列四分之一波共振器短線302所產(chǎn)生的這些半波共振模式的負(fù)面影響。還可提供一第二系列四分之一波共振器短線(未顯示)以補(bǔ)償由這些第一系列四分之一共振器短線所產(chǎn)生的這些半波模式，從而導(dǎo)玫一整體頻率響應(yīng)，其具有比一類似平面面積及層計數(shù)可獲得的平直得多的阻抗。這些第二系列四分之一共振器短線可位于與該第一系列四分之一波共振器短線相同的平面內(nèi)或可位于一不同平面內(nèi)。該第二系列四分之一波共振器短線可位于不同于
29該第一系列四分之一共振器短線302的裝置內(nèi)。例如，該第一系列四分之一共 振器短線302可位于PCB 110內(nèi)，而該第二系列四分之一波共振器短線可位于 中介層120或120'內(nèi)。
此最優(yōu)化方法最適用于該補(bǔ)償結(jié)構(gòu)系在IC封裝或中介層內(nèi)時。然而，此 最優(yōu)化方法還可用于該補(bǔ)償結(jié)構(gòu)系在PCB內(nèi)時。可配合此最優(yōu)化方法使用帶 或不帶高介電常數(shù)材料的細(xì)薄介電質(zhì)，因為這些材料因為電阻趨膚損耗與電感 的更高比率而展現(xiàn)低得多的固有品質(zhì)因子。
在許多普遍使用的幾何形狀中，要求一難達(dá)到的材料介電常數(shù)與厚度組合 利用四分之一波共振器到達(dá)一低于大約2之質(zhì)量因子。結(jié)果是在實質(zhì)調(diào)變情況 下，使用現(xiàn)有材料的一平面腔的阻抗是限制于1 GHz至8GHz區(qū)域內(nèi)鄰近60 乂10-3奧姆分流阻抗。通過僅將兩個類似腔連接在一起，可將這些阻抗降低至 30x 10-3奧姆范圍。此最優(yōu)化方法實質(zhì)上更佳地利用可用實體資源并可在此相 同頻率范圍上使用兩個腔將總阻抗降低至10 x l(T3與20 x 10-3奧姆之間。
5.諧波抑制
另 一最優(yōu)化方法通過最優(yōu)化從這些離散PCB級旁路電容器至IC內(nèi)的電容 或至這些平面旁路組件(功率平面)的轉(zhuǎn)變頻率、通過設(shè)定該轉(zhuǎn)變頻率至一在任
一實質(zhì)功率的最高頻率噪聲產(chǎn)生源的不歸零(NRZ)位頻率的大約1.8倍，但不 超過大約2.2倍之間的一值，來最小化功率分配組件成本。 該轉(zhuǎn)變頻率系下列參數(shù)的 一 函數(shù)
1. 這些離散旁路電容器的區(qū)域密度P;
2. 個別旁通電容器的安裝電感LM0UNT;
3. 平面腔絕緣體材料的介電常數(shù)
4. 平面腔絕緣體材料的厚度H;
5. 平面腔的百分比穿孔；
6. 離散旁路電容器的空間分?jǐn)?shù)；
7. 功率空間分散、及連接至功率腔的IC的功率返回連接；以及
8. 能量儲存組件，離散、或在連接至功率腔的IC內(nèi)的半導(dǎo)體晶粒。 此最優(yōu)化方法最小化組合的IC/PCB/旁路網(wǎng)絡(luò)阻抗與噪聲源能量的乘積的
積分。該NRZ能量展現(xiàn)一 "梳"形頻譜，其中這些峰值從半位重復(fù)率至大約
300.5除以信號上升時間內(nèi)的最高奇數(shù)倍數(shù)半位重復(fù)率，以一線性斜率下傾，超 過該信號上升時間，信號能量則下降快得多。在這些阻抗峰值之間的是實質(zhì)阻 抗零。此最優(yōu)化方法在該最高可能數(shù)據(jù)速率的第三諧波上方將一共振置于這些
零之一內(nèi)， 一般在頻率速率的L8至2.2倍下的這些第三及第五諧波之間。該 共振之此放置確保對于一任意數(shù)據(jù)圖案，第九諧波是可對齊該轉(zhuǎn)變頻率的最低 元率諧波。低至1.65之值可配合損害使用，使一低頻位圖案的第七諧波激發(fā) 1,75倍的最大位率。
一般而言，附著至一 PCB的一給定安裝電感的電容器越多，該轉(zhuǎn)變頻率 便越高，其中該平面板電容的電抗交叉電容器網(wǎng)絡(luò)安裝電感的電抗。然而，對 于一給定電容器安裝電感及ESR，在轉(zhuǎn)變質(zhì)量因子實質(zhì)上大于2的任何時候， 添加更多電容器無法改變在轉(zhuǎn)變時的理論峰值阻抗，因為當(dāng)復(fù)合網(wǎng)絡(luò)的特性阻 抗向下追隨板電容器阻抗時，該質(zhì)量因子按一相同斜率上升。 一增加質(zhì)量因子 的一所需特征是一更狹窄百分比頻寬。此點使得更容易解調(diào)諧網(wǎng)絡(luò)共振。 一最 優(yōu)化技術(shù)由以下所組成選擇一旁路電容器表面密度，使得在組合任何其它裝 置(例如IC)的分流阻抗的旁路電容器網(wǎng)絡(luò)之間的產(chǎn)生共振在一實際上可4吏用 前述補(bǔ)償技術(shù)的一來阻尼的頻率下發(fā)生。
這些上述最優(yōu)化方法可用于在一 PCB上的一單一 IC或在一 PCB上的多 個IC。這些最優(yōu)化方法可分離地或相互組合地使用。 一般而言，該分離或組 合其它最優(yōu)化方法來使用該極點-零最優(yōu)化方法。
中介層
可將可包括離散旁路電容器122的一中介層120、 120'放置于一 IC封裝 130與一應(yīng)用PCB IIO之間。較佳的是中介層120、 120'可包括一系列金屬層 平面121(例如銅)，其層迭于有機(jī)介電材料之間。可釆用一正?；睾富蝠ぶ?化程序?qū)⒁籌C封裝130安裝在中介層120、 120'頂部。還可使用任何其它適當(dāng) 方法來安裝IC封裝130。然而，中介層120、 120'輪廓實質(zhì)上大于所附著IC 封130，以允許附著離散旁路電容器122與該應(yīng)用所需的其它離散組件。中介 層120、 120'可包括一或多個功率供應(yīng)功能，其使用線性或切換模式方法來實 施。
中介層120、 120'—般使用正?；睾富?qū)щ婐ぶ袒绦蚨街翍?yīng)用PCB 110。還可使用附著中介層120、 120'的其它適當(dāng)方法。
這些中介層功率分配腔一般各由細(xì)薄(小于或等于大約35lim或大約1千 分之一寸)介電腔所組成。依據(jù)為之設(shè)計中介層120、 120'的IC封裝130的需 要來選擇各腔的厚度及介電常數(shù)。離散旁路電容器122 —般附著至中介層120、 120'上表面(IC封裝130安裝側(cè))，但還可附著至中介層120、 120'底部表面。用 于一單一功率軌的功率分配可由以下組成(l)實質(zhì)上在中介層120、 120'整個展
度上的一腔、(2)多個此類腔、或(3)此類腔的一子區(qū)段，如由中介層120、 120' 所設(shè)計介接的晶粒133及IC封裝130的功率需求所決定。
中介層120、 120'包括采用任一和/或全部形式來使用電阻組件，包括離散 表面安裝組件、平面電阻器(例如Ohmega)和/或由一固化環(huán)氧樹脂/碳和/或銅 或銀基質(zhì)所形成的垂直接觸電阻器。
電阻組件可采用以下任一組合出現(xiàn)(l)在該(等)功率腔與在中介層底側(cè)上 的應(yīng)用PCB附著之間串聯(lián)、(2)與中介層120、 120'上所安裝的離散旁路電容器 122串聯(lián)、(3)與中介層120、 120'上的這些腔子區(qū)段串聯(lián)、及(4)在該(等)中介 層功率腔與IC封裝130之間串聯(lián)。
中介層120、 120'可包括一或多個極點-零消除網(wǎng)絡(luò)以抑制離散旁路電容器 122與中介層120、 UO'內(nèi)的(這些)功率腔之間的共振。中介層U0、 U0'可包 括一或多個極點-零消除網(wǎng)絡(luò)以拒絕往返于應(yīng)用PCB 110在附著IC封裝130內(nèi) 的共振或其附近所出現(xiàn)的能量傳播。
中介層120、 120'可包括一或多個極點-零消除網(wǎng)絡(luò)以抑制附著IC封裝130 與該(等)中介層功率腔與這些離散旁路電容器122之間的共振。
中介層120、 120'可包括一或多個極點-極點消除網(wǎng)絡(luò)以抑制這些離散旁路 電容器122與中介層120、 120'內(nèi)的該(等)功率腔之間的共振。
中介層120、 120'可包括一或多個極點-極點消除網(wǎng)絡(luò)以抑制中介層120、 120'與附著IC包裝130之間的共振。
可構(gòu)造中介層120、120'使得在這些離散旁路電容器122與該(等)中介層功 率腔之間在一給定電壓軌上的共振位于附著IC封裝130的一給定功率軌上的 最高1/0頻率的時鐘頻率的大約1.8倍至大約2.2倍。
可構(gòu)造中介層120、 120'使得在復(fù)合中介層120、 120'與附著IC封裝130
32之間在一給定電壓軌上的共振位于附著IC封裝130的一給定功率軌上的最高 1/0頻率的時鐘頻率的大約1.8倍至大約2.2倍。
中介層120、 120'可包括一或多個四分之一波共振結(jié)構(gòu)，如圖15所示，以 抑制在中介層120、 120'內(nèi)的任一給定功率腔的模態(tài)共振。
中介層120、 120'可包括一或多個低通濾波器結(jié)構(gòu)以限制這些IC 1/0信號 的高頻成分。
中介層120、 120'可包括一或多個瞬時抑制裝置以提供保護(hù)給一或多個IC 接針。
中介層120、 120'可包括一或多個線性或切換電源供應(yīng)電路以調(diào)節(jié)IC封裝 130的功率。中介層120、 120'可包括接近中介層120、 120'頂部表面的一功率 腔與在中介層120、 120'底部附近的匹配功率腔，其通過多個垂直互連(一般為 通道)連接以便最小化附著至中介層120、 120'任一側(cè)的這些旁路組件與附著IC 封裝130及PCB IIO二者之間的電感。此類配置的好處是減小存在于IC封裝 130的IC晶粒133與應(yīng)用PCB IIO二者的功率供應(yīng)阻抗。在兩個方向上的此 減小阻抗用以質(zhì)上減小傳輸路徑不連續(xù)性，其在PCB 110內(nèi)的一平面信號線照 個別1/0功率軌之一或這些其它電壓節(jié)點，而從PCB 110至中介層120、 120' 的這些垂直互連與IC封裝130參照其它個別電壓節(jié)點或該個別I/O電壓軌的 這些二電壓節(jié)點的一組合時發(fā)生。此點同時改良I/0信號保真度，還減小噪聲， 包括會另外通過該(等)PCB I/O功率腔傳播的EMI。
藉助由中介層120、 120'的細(xì)薄介電層所提供的緊密軌至軌耦合，中介層 120、 120'改良進(jìn)入IC封裝130(圖21C或21D中未顯示)的返回路徑，不論PCB 110上的信號跡線114內(nèi)應(yīng)用信號所參照的I/0電壓平面Vdd或Vss，如圖21A 及21C及圖21B及21D內(nèi)所示。此點允許可減小在應(yīng)用PCB 110內(nèi)所需平面 層數(shù)目并允許可改良任何已知PCB構(gòu)造無法匹配的信號效能。
中介層120、 120'可將從IC封裝130至應(yīng)用PCB 110的連接重新映射至以 下任一用途或任一用途組合 ，
a. 通過多于最初IC之最佳配置來減小I/O信號之間的串?dāng)_；以及
b. 簡化應(yīng)用PCB上的功率互連。
中介層120、120'可包括附著互連至IC封裝130周邊外部的應(yīng)用PCB 110。這些互連可用于以下任何用途組合
減小"突破，，從復(fù)合中介層120、 120VIC封裝130至PCB 110之這些信號 連接對最初IC連接圖案所需之應(yīng)用PCB層數(shù)目；
通過多于最初IC封裝的最佳配置來減小1/0信號之間的串?dāng)_；以及 簡化應(yīng)用PCB 110上的功率互連。
如圖16所示，中介層120'可包括翼123，其延伸于具有連接至IC封裝130 的一 IC封裝互連數(shù)組的中介層120'的部分之外，翼123提供用于旁路電容器 122的位置。中介層120'可包括一或多個翼。因為這些旁路電容器122位于這 些翼123上，故這些旁路電容器122或其個別垂直互連組件均無法與中介層 120'的基板與PCB IIO(圖16中未顯示)之間的這些垂直IC封裝互連或在這些 垂直IC封裝互連與IC封裝130或IC晶粒(在圖16中均未顯示)之間的這些水 平互連相竟?fàn)?。在這些翼123上的旁路電容器122的位置還促進(jìn)這些旁路電容 器122與IC晶粒133熱移除基礎(chǔ)設(shè)施之間的熱隔離。視需要，形成這些翼123
PCBllO。由此，實現(xiàn)下列好處
1. 在更高階裝配件(一般應(yīng)用PCB IIO)上，不需要旁路電容器122及其相 關(guān)聯(lián)垂直互連接近基板。相反，信號跡線114容易地橫過這些低密度功率互連 124，同時由相關(guān)聯(lián)反射平面來維持信號跡線114的寬大重迭。比較圖17及 18可明白此點。先前技術(shù)圖17顯示連接至一PCB400的一傳統(tǒng)IC封裝401。 旁路電容器402附著至PCB 400的二表面。這些旁路電容器互連404穿孔PCB 400。在反射平面405上的信號跡線403必須在這些旁路電容器互連404與這 些信號互連406之間選路。圖18顯示連接至一PCB 410的一子裝配件411， 其可以依據(jù)本發(fā)明這些較佳具體實施例的一中介層或一 IC封裝。旁路電容器 412附著至子裝配件411。這些旁路電容器互連不會穿孔PCB 410,因為其位 于子裝配件411上。參照反射平面414的信號跡線413必須僅在這些信號互連 416周圍選路。
2. 在中介層120'上，這些旁路電容器122通過平面互連而接合至電壓節(jié)點。 垂直信號互連125實質(zhì)上不與這些旁路電容器位置或互連相竟?fàn)帯?br> 3. 憑借這些旁路電容器122與IC封裝130/晶粒133之間的這些細(xì)薄互連結(jié)構(gòu)及其上安裝這些電容器的連續(xù)平面區(qū)域，最小化IC封裝130/晶粒133至 旁路電容器122電感。比較在整個更高階裝配件(一般為PCB 110)上使用，在 該封裝之有限程度內(nèi)使用 一細(xì)薄介電層減小成本。
4. 憑借上面安裝這些旁路電容器122的連續(xù)平面區(qū)域，可最小化旁路電容 器122至旁路電容器122電感，從而減小品質(zhì)因子與這些不同值的旁路電容器 122之間的并聯(lián)共振效應(yīng)。
5. 當(dāng)在中介層120、 120'之基板與PCB IIO之間使用額外有限的垂直功率 互連，這些互連的較低密度對信號選路要比一完全組裝互連格柵限制性要小得 多。如此，在PCB 110中可使用每平面選路層更多信號跡線114，如圖19所 示。圖19顯示連接至一PCB 420的一子裝配件421，其可以依據(jù)本發(fā)明這些 較佳具體實施例之一的一中介層或一 IC封裝。旁路電容器422附著至子裝配 件421。這些旁路電容器互連不會穿孔PCB420，因為其位于子裝配件421上。 因為這些功率互連427位于子裝配件421周邊，故可使這些功率互連427更稀 疏。在反射平面425上的信號跡線423必須在這些功率互連427與這些信號互 連426二者之間選路。然而，因為這些功率互連427較稀疏，故這些信號跡線 423的選路更加容易。
例如，在普通制造規(guī)則下的一典型已知封裝內(nèi)，垂直互連由IO千分之一 寸鉆孔所組成，具有20千分之一寸直徑捕捉墊與28分之一寸空隙直徑(阻焊 墊)在未互連層上。利用39.4千分之一寸(1 mm)間隔的一完全組裝信號招4冊在 阻焊墊切線之間凈得39.4千分之一寸減去28千分之一寸=11.4千分之一寸。 一般而言，僅在一具有4千分之一寸空間的4千分之一寸跡在線的一信號(一 般在4千分之一寸介電質(zhì)上的50奧姆)可在11.4千分之一寸內(nèi)適配。一第二跡 線將會最小需要；4千分之一寸跡線、4千分之一跡線、第二4千分之一跡線， 總計12千分之一寸，略微違反這些阻焊墊，并冒一電性短路的風(fēng)險。此外， 該阻焊墊提高跡線阻抗。中介層120'這些翼123可在一低密度下組裝，例如大 約78.7千分之一寸(2mm)間距。在上述相同制造規(guī)則下，可用選路區(qū)域大約 78.7千分之一寸減去大約28千分之一寸=大約50.7千分之一寸。在大約50.7 千分之一寸內(nèi)，可選路六個跡線，等效于這些兩行的各行三個跡線。此外，在 整個固體平面上穿行的所有六個跡線以及等等不受由于跨越額外垂直功率互
35連所引起的明顯阻抗調(diào)變的影響。
6. 當(dāng)在中介層120、 120'周邊使用額外垂直功率互連時，該互連的更大有 效工作半徑實質(zhì)上改良中介層120、 120'與PCB 110之間垂直互連的電感且減 小中介層120、 120'與PCB IIO之間的電感，從而改良相對于PCB IIO在中介 層120、 120'上所包括的這些電容器122的噪聲過濾效能。
7. 當(dāng)將垂直功率互連限制至IC封裝130周邊時，如比較圖20A及20B所 示，可操縱這些封裝內(nèi)功率腔的較小電感以提高IC封裝130/晶粒133與PCB 110之間的高頻噪聲注入。
圖20A顯示一互連數(shù)組，其包括Vss功率互連501及Vdd功率互連502與 信號互連503。在Vss功率互連501與Vdd功率互連502之間的距離是大約相 鄰互連之間間距的1.4倍。信號互連與最近Vdd功率互連502/Vss功率互連501 耦合70%而與最近Vss功率互連501/Vdd功率互連502耦合30%。由于此互連 配置且如圖20B的電路圖所示，70%或30%的能量仍沿路徑A參照Vss而30% 或70%的能量通過該功率網(wǎng)絡(luò)布線而轉(zhuǎn)向。
圖20C也顯示一互連數(shù)組，其包括Vss功率互連501及Vdd功率互連502 與信號互連503。然而，這些信號互連503是以數(shù)組配置，具有多個Vss功率 互連502散布于信號互連503數(shù)組內(nèi)，而這些Vss功率互連501與Vaa功率互 連502配置于信號互連503數(shù)組外部。在配置于信號互連503數(shù)組外面的相鄰 Vss功率互連501與Vdd功率互連之間的距離大約是相鄰互連之間的間距。信 號互連503與最近Vss功率互連501耦合70%而與下一最近Vm功率互連501 耦合30%。由于此互連配置且如圖20D電路圖所示，事實上100。/。的能量仍沿 路徑C參照V^而0%的能量通過該功率網(wǎng)絡(luò)布線而轉(zhuǎn)向。
8. 當(dāng)將這些垂直功率互連限制至IC封裝130周邊時，如比較圖20A及20B 與圖20C及20D所示，所有垂直信號返回可參照一信號反射參照， 一般為信 號共享。在這些條件下，阻抗、允許電感及因此在中介層120、 120'與PCB110 之間的功率互連數(shù)目由功率遞送所決定而非由信號串?dāng)_/功率回彈需求所決 定。
IC封裝
如圖12及14所示，一IC封裝130可包括放置于一封裝集成電路周邊上的離散旁路電容器132，其中已將IC封裝130延伸至其信號及功率遞送接針 通常所需邊界之外。IC封裝130—般由一系列金屬平面131(例如銅)所組成， 其層迭于有機(jī)介電材料之間，作為一標(biāo)準(zhǔn)IC封裝程序的部分?？刹捎靡徽?回焊或黏著固化程序?qū)⒁?IC封裝133安裝在IC封裝130頂部。IC晶粒133 可通過任何適當(dāng)方法安裝至IC封裝130。 IC封裝130輸廓實質(zhì)上大于IC晶粒 133通常所需，以允許按應(yīng)用要求來附著額外旁路電容器132與其它離散組件 (未顯示)。IC封裝130可包括一或多個切換模式功率供應(yīng)功能。
IC封裝130可附著至一中介層120、 120'，如圖12及14所示，或可使用 任何適當(dāng)方法而直接附著至應(yīng)用PCB 110,包括使用正?；睾?、導(dǎo)電黏著固化 程序、接針或平臺格柵數(shù)組結(jié)構(gòu)、插座或其它內(nèi)插結(jié)構(gòu)。
這些IC封裝功率分配腔一般各由細(xì)薄(小于或等于大約35jim或大約1千 分之一寸)介電腔所組成。依據(jù)為之設(shè)計IC封裝130的IC封裝需要來選擇各 腔厚度及介電常數(shù)。旁路電容器132可附著至IC封裝130的上表面或可嵌入 IC封裝130內(nèi)。用于一單一功率軌的功率分配可包括(l)實質(zhì)上在該IC封裝 整個展度上的一腔；(2)多個此類腔；或(3)此類腔的一子區(qū)段，如IC晶粒133 與IC封裝130的功率需要所決定。
IC封裝130可包括采用任一和/或全部形式來使用電阻組件，包括離散表 面安裝組件、平面電阻器(例如Ohmega)和/或由一固化環(huán)氧樹脂/,灰和/或銅或 銀基質(zhì)所形成的垂直接觸電阻器。
電阻組件可采用以下任一組合而出現(xiàn)(l)于該(等)功率腔與應(yīng)用PCB 110 之間串聯(lián)；(2)與安裝在IC封裝l30上的這些離散旁路電容器132串聯(lián)；(3) 與IC封裝130上的這些腔小區(qū)段串聯(lián);及(4)于該(等)封裝功率腔與IC封裝130 之間串聯(lián)。
IC封裝130可包括一或多個極點-零消除網(wǎng)絡(luò)以抑制這些離散電容器與IC 封裝130內(nèi)的該(等)功率腔之間的共振。IC封裝130可包括一或多個極點-零 消除網(wǎng)絡(luò)以拒絕往返于應(yīng)用PCB IIO在共振或其附近所出現(xiàn)的能量傳播。
IC封裝130可包括一或多個極點-零消除網(wǎng)絡(luò)以抑制附著晶粒133與該 (等)IC封裝功率腔與這些旁路電容器132之間的共振。
IC封裝130可包括一或多個極點-極點消除網(wǎng)絡(luò)以抑制這些離散旁路電容
37器132與IC封裝130內(nèi)的該(等)功率腔之間的共振。
IC封裝130可包括一或多個極點-極點消除網(wǎng)絡(luò)以抑制IC封裝130與附著 IC晶粒133之間的共振。
可構(gòu)造IC封裝130使得在這些離散旁路電容器132與該(等)封裝功率腔 之間在一給定電壓軌上的共振位于附著IC晶粒133的一給定功率軌上的最高 1/0頻率的時鐘頻率的大約1.8倍至大約2.2倍。
可構(gòu)造IC封裝130 4吏得在這些復(fù)合IC封裝130與附著IC晶粒133之間 在一給定電壓軌上的共振位于附著IC封裝130的一給定功率軌上的最高I/O 頻率的時鐘頻率的大約1.8倍至大約2.2倍。
IC封裝130可包括一或多個四分之一波共振結(jié)構(gòu)以抑制IC封裝130內(nèi)的 任一給定功率腔的模態(tài)共振。
IC封裝130可包括一或多個低通濾波器結(jié)構(gòu)以限制在應(yīng)用PCB 110的功 率布線之間往返傳遞的這些ICI/0信號的高頻成分。
IC封裝130可包括一或多個瞬時抑制裝置以提供保護(hù)給一或多個IC接針。
IC封裝130可包括一或多個線性或切換功率供應(yīng)電路以調(diào)節(jié)IC封裝130 的功率。IC封裝130可包括在靠近IC封裝130頂部表面處的一功率腔與在IC 封裝130頂部附近的一匹配功率腔，該匹配功率腔通過多個垂直互連(一般為 通道)連接以最小化附著至IC封裝130的這些旁路組件與PCB 110之間的電 感。此類配置之好處是減小存在于IC晶粒133與應(yīng)用PCB 110 二者的功率供 應(yīng)阻抗。在兩個方向上的此減小阻抗用以實質(zhì)上減小傳輸路徑不連續(xù)性，其發(fā) 生于PCB 110內(nèi)的一平面信號線參照個別I/O功率軌之一或這些其它電壓節(jié) 點，而從PCB 110至IC封裝130的這些垂直互連參照其它個別電壓節(jié)點或個
別i/o電壓軌的這些二電壓節(jié)點之一組合時。隨之，此點同時改良I/0信號保
真度，并減小噪聲，包括另外通過該(等)應(yīng)用PCB I/O功率腔傳播的EMI。 藉助這些細(xì)薄介電層所提供之緊密軌至軌耦合，IC封裝130改良進(jìn)入IC
晶粒133內(nèi)的返回路徑，不管應(yīng)用信號所參照的I/0電壓平面。此點允許可減
小應(yīng)用PCB 110內(nèi)所需的平面層數(shù)目。
IC封裝130可將從IC晶粒133至應(yīng)用PCB 110的通常連接重新映射至任一用途或任一用途組合
參通過多于已知IC晶粒之最佳配置來減小1/0信號之間的串?dāng)_；以及 *簡化應(yīng)用PCB 110上的功率互連。
IC封裝130可在該IC封裝已知周邊外部包括至應(yīng)用PCB 110的附著互連。 這些互連可用于任何用途組合
*減小"突破"從IC封裝130至PCB 110的這些信號連接對最初IC連接 圖案所需的應(yīng)用PCB層數(shù)目；
參通過多于已知IC封裝之最佳配置來減小1/0信號之間的串?dāng)_；以及
*簡化應(yīng)用PCB 110上的功率互連。
申請者因此以引用形式并入美國專利申請案第60/804,089、 60/887,148及 60/887,149號所揭示的主題內(nèi)容。
應(yīng)明白，前述說明僅例示本發(fā)明。已知此項技術(shù)者可設(shè)計各種替代及修改 而不脫離本發(fā)明。因此，本發(fā)明意在涵蓋所有此類替代、修改及變化而不脫離 隨附申請專利范圍之范疇。
39
權(quán)利要求
1. 一種用于供應(yīng)功率至一集成電路的方法，包含提供該集成電路；提供一功率布線網(wǎng)絡(luò)，具有一第一組件與第二組件，該第一組件具有一電感L1而該第二組件具有一電容C2；以及提供一分流網(wǎng)絡(luò)，具有等于或接近所述第一及第二組件的一并聯(lián)共振頻率的一串聯(lián)共振頻率。
2. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)具有一2或以下的質(zhì)量因子。
3. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)具有一 1.4或以下的質(zhì)量因子。
4. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)的電抗組件具有一超過2.0xV(IVC2)的特性阻抗。
5. 如權(quán)利要求1所述的方法，其進(jìn)一步包含通過改變該功率布線網(wǎng)絡(luò)的一凈相位特征來抑制或排除該功率布線網(wǎng)絡(luò)的共振行為。
6. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)具有多個分支；該多個分支的各分支具有其自己的零，使得該分流網(wǎng)絡(luò)的自阻抗保持在該功率布線網(wǎng)絡(luò)內(nèi)^f壬一點處的功率布線網(wǎng)絡(luò)自阻抗相位的135。電性內(nèi)。
7. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)串聯(lián)插入于該第一組件與該第二組件之間。
8. 如權(quán)利要求1所述的方法，其中，當(dāng)由該第一組件負(fù)載時，該分流網(wǎng)絡(luò)具有等于或接近該第 一組件與該第二組件的 一 并聯(lián)共振頻率的 一 并聯(lián)共振頻率。
9. 如權(quán)利要求1所述的方法，其中該分流網(wǎng)絡(luò)由一網(wǎng)絡(luò)群組所組成；以及該網(wǎng)絡(luò)群組的至少一網(wǎng)絡(luò)由多個電容器所組成。
10. 如權(quán)利要求9所述的方法，其中該多個電容器的電容使用多個連續(xù)E12串聯(lián)值而跨越一狹窄范圍。
11. 如權(quán)利要求l所述的方法，其中該分流網(wǎng)絡(luò)的至少一部分提供于一中介層之內(nèi)或之上。
12. 如權(quán)利要求l所述的方法，其中該分流網(wǎng)絡(luò)的至少一部分提供于一具有翼的中介層之內(nèi)或之上。
13. 如權(quán)利要求l所述的方法，其中該分流網(wǎng)絡(luò)的至少一部分與該集成電路提供于一單一封裝之內(nèi)或之上。
14. 如權(quán)利要求l所述的方法，其中該分流網(wǎng)絡(luò)的至少一部分提供于安裝該集成電路的 一 電路板之內(nèi)或之上。
15. —種用于供應(yīng)功率至一集成電路的方法，其包含提供該集成電路；提供一具有一信道的功率布線網(wǎng)絡(luò)；以及向該信道提供一第一系列四分之一波共振器短線；其中當(dāng)不補(bǔ)償該功率布線網(wǎng)絡(luò)時，選擇該第一系列四分之一波共振器短線的頻率以對應(yīng)于該功率布線網(wǎng)絡(luò)的半波共振。
16. 如權(quán)利要求15所述的方法，其中以線性遞增頻率值選擇該第一系列四分之一波共振器短線的阻抗以最小化該每一個第一系列四分之一波共振器短線所產(chǎn)生的半波共振之負(fù)面影響。
17. 如權(quán)利要求15所述的方法，其進(jìn)一步包含向該信道提供一第二系列四分之一波共振器短線，是選擇以補(bǔ)償該第一系列四分之一波共振器短線所產(chǎn)生的半波共振。
18. 如權(quán)利要求15所述的方法，其中該第一系列四分之一波共振器短線提供于一中介層內(nèi)。
19. 如權(quán)利要求15所述的方法，其中該第一系列四分之一波共振器短線提供于一具有翼的中介層內(nèi)。
20. 如權(quán)利要求15所述的方法，其中該第一系列四分之一波共振器短線與該集成電路提供于一單一封裝之內(nèi)或之上。
21. 如權(quán)利要求15所述的方法，其中該第一系列四分之一波共振器短線提供于安裝該集成電路的一電路板內(nèi)。
22. —種用于供應(yīng)功率至一集成電路的方法，其包含提供一集成電路；提供一電路板；在該電路板上提供至少一離散旁路電容器；以及將一轉(zhuǎn)變頻率設(shè)定至一值，該值在任一實質(zhì)功率的最高頻率噪聲產(chǎn)生源的一不歸零位頻率的大約1.65倍至大約2.2倍之間；其中該轉(zhuǎn)變頻率從該至少一離散旁路電容器至一在該集成電路或至少一平面旁路組件內(nèi)的電容。
23. —種中介層，其包含一基板，其具有第一及第二表面；以及一分流網(wǎng)絡(luò)；其中該第一表面配置成用以可附著至一電路板；該第二表面配置成用以可連接至一集成電路封裝；以及該分流網(wǎng)絡(luò)具有一 串聯(lián)共振頻率，該串聯(lián)共振頻率等于或接近該中介層將要連接的一功率布線網(wǎng)絡(luò)的一具有一電感L,的第一組件與一具有一電容C2的第二組件的 一并聯(lián)共振頻率。
24. 如權(quán)利要求23所述的中介層，其中該基板包括至少一翼。
25. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)具有一 2或以下的質(zhì)量因子。
26. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)具有一 1.4或以下的質(zhì)量因子。
27. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)的電抗組件具有一超過2.0XA/(Li/C2)的特性阻抗。
28. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)配置成用以通過在將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時改變該功率布線網(wǎng)絡(luò)的一凈相位特征來抑制或排除該功率布線網(wǎng)絡(luò)的共l展行為。
29. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)包括多個分支；該多個分支的各分支具有其自己的零，使得當(dāng)將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時，該分流網(wǎng)絡(luò)的自阻抗保持在該功率布線網(wǎng)絡(luò)內(nèi)任一點處的該功率布線網(wǎng)絡(luò)自阻抗相位的135。電性內(nèi)。
30. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)配置成用以串聯(lián)插入于該第 一組件與該第二組件之間。
31. 如權(quán)利要求23所述的中介層，其中當(dāng)由該第一組件負(fù)載時，該分流 網(wǎng)絡(luò)具有等于或接近該第 一組件與該第二組件的 一并聯(lián)共振頻率的 一并聯(lián)共 振頻率。
32. 如權(quán)利要求23所述的中介層，其中該分流網(wǎng)絡(luò)包括一網(wǎng)絡(luò)群組；以及該網(wǎng)絡(luò)群組的至少 一 網(wǎng)絡(luò)由多個電容器所組成。
33. 如權(quán)利要求32所述的中介層，其中該多個電容器的電容使用多個連 續(xù)E12串聯(lián)值而跨越一狹窄范圍。
34. —種中介層，其包含 一基板，其具有第一及第二表面； 一通道，其置放于該基板內(nèi)；以及一第一系列四分之一波共振器短線，其連接至該通道；其中 該第一表面配置成用以連接至一電路板； 該第二表面配置成用以連接至一集成電路封裝；以及 當(dāng)不補(bǔ)償一功率布線網(wǎng)絡(luò)時，該第一系列四分之一波共振器短線的頻率對 應(yīng)于該功率布線網(wǎng)絡(luò)的半波共振。
35. 如權(quán)利要求34所述的中介層，其中該第一系列四分之一波共振器短 線的阻抗在頻率值上線性遞增以最小化該每一個第一系列四分之一波共振器 短線所產(chǎn)生的半波共振^^莫式的負(fù)面影響。
36. 如權(quán)利要求34所述的中介層，其進(jìn)一步包含一第二系列四分之一波 共振器短線，配置成用以補(bǔ)償該第一系列四分之一波共振器短線所產(chǎn)生的半波 共振。
37. —種集成電路封裝，其包含 一基板；一集成電路晶粒，置放于該基板之內(nèi)或之上；以及 一分流網(wǎng)絡(luò)；其中該基板的一表面配置成用以連接至一電路板；該分流網(wǎng)絡(luò)具有一 串聯(lián)共振頻率，該串聯(lián)共振頻率等于或接近該集成電路 封裝將要連接的一功率布線網(wǎng)絡(luò)的一具有一電感L的第一組件與一具有一電容C2的第二組件的一并聯(lián)共振頻率。
38. 如權(quán)利要求37所述的集成電路封裝，其中該基板包括至少一翼。
39. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)具有一 2或以 下的質(zhì)量因子。
40. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)具有一 1.4或以 下的質(zhì)量因子。
41，如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)的電抗組件具 有一超過2.0x々(I^/C2)的特性阻抗。
42. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)配置成用以通 過在將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時改變該功率布線網(wǎng)絡(luò)的一凈相位 特征來抑制或排除該功率布線網(wǎng)絡(luò)的共振行為。
43. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)包括多個分支； 該多個分支的各分支具有其自己的零，使得當(dāng)將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時，該分流網(wǎng)絡(luò)的自阻抗保持在該功率布線網(wǎng)絡(luò)內(nèi)任一點處的該功率 布線網(wǎng)絡(luò)自阻抗相位的135。電性內(nèi)。
44. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)配置成用以串 聯(lián)插入于該第一組件與該第二組件之間。
45. 如權(quán)利要求37所述的集成電路封裝，其中當(dāng)由該第一組件負(fù)載時， 該分流網(wǎng)絡(luò)具有等于或接近該第 一組件與該第二組件的 一 并聯(lián)共振頻率的一 并聯(lián)共振頻率。
46. 如權(quán)利要求37所述的集成電路封裝，其中該分流網(wǎng)絡(luò)包括一網(wǎng)絡(luò)群 組；以及該網(wǎng)絡(luò)群組的至少一網(wǎng)絡(luò)由多個電容器所組成。
47. 如權(quán)利要求46所述的集成電路封裝，其中該多個電容器的電容使用 多個連續(xù)E12串聯(lián)值而跨越一狹窄范圍。
48. —種集成電路封裝，其包含 一基板；一集成電路晶粒，置放于該基板之內(nèi)或之上； 一通道，其置放于該基板內(nèi)；以及一第一系列四分之一波共振器短線，其連接至該通道；其中 該基板之一表面配置成用以連接至一電路板；以及 當(dāng)不補(bǔ)償一功率布線網(wǎng)絡(luò)時，該第一系列四分之一波共振器短線的頻率對 應(yīng)于該功率布線網(wǎng)絡(luò)的半波共振。
49. 如權(quán)利要求48所述的集成電路封裝，其中該第一系列四分之一波共振器短線的阻抗在頻率值上線性遞增以最小化每一個第一系列四分之一波共 振器短線所產(chǎn)生的半波共振的負(fù)面影響。
50. 如權(quán)利要求48所述的集成電路封裝，其進(jìn)一步包含一第二系列四分 之一波共振器短線，配置成用以補(bǔ)償該第一系列四分之一波共振器短線所產(chǎn)生 的半波共^^莫式。
51. —種中介層，其包含一基板，其具有第一及第二表面；以及 一分流網(wǎng)絡(luò)；其中該分流網(wǎng)絡(luò)的至少 一部分位于該基板的周邊處或其附近； 該第一表面配置成用以附著至一電路板；以及 該第二表面配置成用以連接至一集成電路封裝。
52. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)包含至少一電容器， 其系配置于該基4反之周邊處或其附近。
53. 如權(quán)利要求51所述的中介質(zhì)，該分流網(wǎng)絡(luò)具有一串聯(lián)共振頻率，該 串聯(lián)共振頻率等于或接近該中介層將要連接的一功率布線網(wǎng)絡(luò)的一具有一電感L！的第一組件與一具有一電容C2的第二組件的一并聯(lián)共振頻率。
54. 如權(quán)利要求51所述的中介質(zhì)，其中該基板包括至少一翼。
55. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)具有一 2或以下的質(zhì) 量因子。
56. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)具有一 1.4或以下的質(zhì) 量因子。
57. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)的電抗組件具有一超 過2.0xa/(L"C2)的特性阻抗。
58. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)配置成用以通過在將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時改變該功率布線網(wǎng)絡(luò)的一凈相位特征來 抑制或排除該功率布線網(wǎng)絡(luò)的共振行為。
59. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)包括多個分支；以及 該多個分支的各分支具有其自己的零，使得當(dāng)將該分流網(wǎng)絡(luò)連接至一功率布線網(wǎng)絡(luò)時，該分流網(wǎng)絡(luò)的自阻抗保持在該功率布線網(wǎng)絡(luò)內(nèi)任一點處的該功率 布線網(wǎng)絡(luò)自阻抗相位的135。電性內(nèi)。
60. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)配置成用以串聯(lián)插入 于該第一組件與該第二組件之間。
61. 如權(quán)利要求51所述的中介質(zhì)，其中當(dāng)由該第一組件負(fù)載時，該分流 網(wǎng)絡(luò)具有等于或接近該第一組件與該第二組件的一并聯(lián)共振頻率的一并聯(lián)共 振頻率。
62. 如權(quán)利要求51所述的中介質(zhì)，其中該分流網(wǎng)絡(luò)由一網(wǎng)絡(luò)群組所組成；以及該網(wǎng)絡(luò)群組的至少 一 網(wǎng)絡(luò)由多個電容器所組成。
63. 如權(quán)利要求62所述的中介質(zhì)，其中該多個電容器的電容使用多個連 續(xù)E12串聯(lián)值而跨越一狹窄范圍。
64. 如權(quán)利要求51所述的中介質(zhì)，其進(jìn)一步包含一配置于該基板的一部分內(nèi)的互連數(shù)組，其用于連接至該電^各板并用于連 接至該集成電路封裝；以及至少一翼，配置于具有該互連數(shù)組的該基板的該部分的周邊外部；其中 該分流網(wǎng)絡(luò)的該至少 一部分位于該至少 一翼之上或之內(nèi)。
65. —種集成電路封裝，其包含 一基板；一集成電路晶粒，置放于該基板之內(nèi)或之上；以及 一分流網(wǎng)絡(luò)；其中該基板的一表面配置成用以連接至一電路板；以及 該分流網(wǎng)絡(luò)的至少一部分位于該基板的周邊處或其附近。
66. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)包含至少一電 容器，配置于該基板的周邊處或其附近。
67. 如權(quán)利要求65所述的集成電路封裝，該分流網(wǎng)絡(luò)具有一串聯(lián)共振頻 率，該串聯(lián)共振頻率等于或接近該集成電路封裝將要連接的一功率布線網(wǎng)絡(luò)的 一具有一電感L！的第一組件與一具有一電容C2的第二組件的一并聯(lián)共振頻率。
68. 如權(quán)利要求65所述的集成電路封裝，其中該基板包括至少一翼。
69. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)具有一 2或以 下的質(zhì)量因子。
70. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)具有一 1.4或以 下的質(zhì)量因子。
71. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)的電抗組件具 有一超過2.0xa/OU/C2)的特性阻抗。
72. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)配置成用以通 過在將該分流網(wǎng)絡(luò)連4妄至 一 功率布線網(wǎng)絡(luò)時改變該功率布線網(wǎng)絡(luò)的 一 凈相位 特征來抑制或排除該功率布線網(wǎng)絡(luò)的共振行為。
73. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)包括多個分支；以及該多個分支的各分支具有其自己的零，使得當(dāng)將該分流網(wǎng)絡(luò)連接至一功率 布線網(wǎng)絡(luò)時，該分流網(wǎng)絡(luò)的自阻抗保持在該功率布線網(wǎng)絡(luò)內(nèi)任一點處的該功率 布線網(wǎng)絡(luò)自阻抗相4立的135°電性內(nèi)。
74. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)配置成用以串 聯(lián)插入于該第 一組件與該第二組件之間。
75. 如權(quán)利要求65所述的集成電路封裝，其中當(dāng)由該第一組件負(fù)載時， 該分流網(wǎng)絡(luò)具有等于或接近該第 一組件與該第二組件的 一 并聯(lián)共振頻率的一 并聯(lián)共振頻率。
76. 如權(quán)利要求65所述的集成電路封裝，其中該分流網(wǎng)絡(luò)由一網(wǎng)絡(luò)群組 所組成；以及該網(wǎng)絡(luò)群組的至少一網(wǎng)絡(luò)由多個電容器所組成。
77. 如權(quán)利要求76所述的集成電路封裝，其中該多個電容器的電容使用 多個連續(xù)E12串聯(lián)值而跨越一狹窄范圍。
78.如權(quán)利要求65所述的集成電路封裝，其進(jìn)一步包含 一配置于該基板的一部分內(nèi)的互連數(shù)組，其用于連接至該電路板并用于連 接至該集成電路晶粒；以及至少一翼，配置于具有該互連數(shù)組的該基板的該部分的周邊外部；其中 該分流網(wǎng)絡(luò)的該至少一部分位于該至少一翼之上或之內(nèi)。
全文摘要
本發(fā)明提供了一種用于集成電路的功率分配系統(tǒng)，其包括用以阻尼印刷電路板的一旁路電容器網(wǎng)絡(luò)與一功率/接地腔之間共振的方法，該印刷電路板(a)不需要過多數(shù)量的旁路/阻尼組件或(b)不需要較高平面腔電容或替代性地可在從該旁路網(wǎng)絡(luò)轉(zhuǎn)變至該平面腔阻抗交越時確保一小于1.4的質(zhì)量。
文檔編號H05K1/11GK101467499SQ200780020939
公開日2009年6月24日 申請日期2007年6月5日 優(yōu)先權(quán)日2006年6月6日
發(fā)明者史帝夫·威耳, 史考特·麥克莫若 申請人:特拉速率咨詢集團(tuán)公司