專利名稱：用于集成電路模塊的安裝結構的制作方法
技術領域：
本發(fā)明涉及用于集成電路模塊的安裝結構，特別是涉及用于安裝在布線 板上的集成電路模塊的安裝結構。
背景技術：
先進的移動終端或個人電腦可能需要較高速度和/或高容量主存儲器，比 如，動態(tài)隨機存取存儲器。能夠用作個人電腦的主存儲器的存儲模塊可以基于安裝在比如印刷電路板(PCB)的布線板上的多個封裝存儲器芯片。現(xiàn)有技術存儲模塊中的工作速度可以由輸入/輸出數(shù)據(jù)及命令和地址信 號的工作頻率來決定。存儲裝置中的命令和地址信號與輸入/輸出數(shù)據(jù)相比可 以處理更大的負載，因此，最大工作頻率可以由采用的信號線的結構決定。 隨著現(xiàn)有技術存儲器的工作速度增加，信號線布局已經(jīng)改變以適應較高 的速度。相對更高級的改變是菊花鏈(daisy-chain)型信道結構。菊花鏈型 信道結構是通過短截線(short-stub)與每個負載耦接的飛越(fly-by)型信 道。在該實例中，可以通過使用終端電阻器進行阻抗匹配改進信號線的電特 性。圖1示出飛越結構中具有命令/地址線的常規(guī)連接結構。在圖1中，可以 相繼地連接單元信號線Ll至L3，且單元信號線L3和單元信號線L4可以彼 此連接。單元信號線L5可以耦接至DRAM插腳20a。用于阻抗匹配的終端 電阻單元Rtt可以連接至存儲裝置最后的插腳。如圖1所示，在常規(guī)飛越(菊花鏈)結構中，DRAM可以串聯(lián)連接且終 端電阻器位于信號線上。在該實例中，終端電阻器位于存儲模塊的外部上。 在存儲模塊的這種外部上設置幾個無源器件，存儲模塊可能對抵抗外部沖擊 較弱。圖2和3示出利用圖1的飛越結構的常規(guī)雙列直插式存儲模塊(DIMM )， 其中終端電阻單元30安裝在存儲模塊的側端口的邊緣部分上。參照圖2和3 ， 多個DRAM封裝20至28和終端電阻單元30可以安裝在布線板10上。在圖3中，箭頭的方向指示圖1的信道連接結構。圖3描繪從最左的DRAM 封裝20到最右的DRAM封裝28的順序電連接。終端電阻單元30可以耦接 至DRAM封裝28的插腳。布線板10可以由具有矩形形狀的玻璃態(tài)環(huán)氧樹 脂片組成。用于與電系統(tǒng)的母板連接的連接器插腳可以如圖2的下部所示地 形成。每個都封裝有DRAM芯片的DRAM封裝20至28可以通過排列在其 下部的多個引線或通過球柵格陣列(ball grid array ) BGA的連接球分別電連 接至布線板10。 DRAM封裝20至28中的每個可以具有給定的寬度和長度， 如圖所示。終端電阻單元30所處的部分12的細節(jié)如圖4所示。如圖l至4所示，當終端電阻單元設置在布線板上時，比如無源器件32 或終端電阻單元30的器件可以位于模塊的最外部分。結果，終端電阻單元 可能物理上相對不牢固。而且，當終端電阻單元開路或短路時，模塊和/或采 用該模塊的電系統(tǒng)可能發(fā)生故障。結果，現(xiàn)有技術集成電路模塊基于的結構 包括與位于存儲模塊的邊緣部分的存儲器件一起提供的終端電阻單元。這種 集成電路模塊可能由于損壞而具有較低的保真度(fidelity)和/或準確性。發(fā)明內容示例性實施例涉及安裝在布線板上的集成電^各模塊，比如動態(tài)隨機存取 存儲器等。例如，示例性實施例涉及集成電路模塊中與半導體器件安裝在一 起的終端電阻器布局。至少一個示例性實施例提供能夠顯著減少基于無源器件中的錯誤的損 壞。至少 一個其它示例性實施例提供一種終端電阻器布局方法和能夠減少或 顯著減少對安裝在集成電路模塊上的終端電阻器的損壞的集成電路模塊結 構。至少一個其它示例性實施例提供一種終端電阻器布局結構及相應的終 端電阻器布局方法，可以抑制和/或防止由處理錯誤引起的損壞。根據(jù)至少一個示例性實施例，集成電路模塊結構可以包括在至少一個表 面上具有安裝區(qū)域的布線板。安裝區(qū)域可以形成為具有在第一方向的安裝長 度和在第二方向的安裝寬度。多個集成電路封裝可以安裝在布線板的安裝區(qū) 域中并且可以在第 一方向上彼此分開。終端電阻電路可以設置在任何兩個相 鄰的集成電路封裝之間并可以耦接至集成電路封裝中最后的集成電路封裝 的輸出。至少一個其它示例性實施例提供一種集成電路模塊的結構。在至少該示 例性實施例中，電路板可以在至少一個表面上具有安裝區(qū)域。安裝區(qū)域可以 具有在第一方向的第一安裝長度和在第二方向的第一安裝寬度。多個集成電 路可以安裝在布線板的安裝區(qū)域中。多個集成電路可以在第一方向彼此分 開。終端電阻電路可以布置在兩個相鄰的集成電路之間的空間。終端電阻電 路可以耦接至多個集成電路中最后的集成電路的輸出。根據(jù)至少一些示例性實施例，集成電路封裝可以是易失性存儲器件(例如DRAM等)并可以在第一和第二方向具有相同或基本相同的尺寸。布線 板可以是多層印刷電路板(PCB),集成電路模塊可以具有飛越型電連接結構。至少一個其它示例性實施例提供在通過在布線板上安裝多個存儲器件 配置存儲模塊的過程中，設置用于存儲模塊的終端電阻電路的方法。在該方 法的示例性實施例中，終端電阻電路可以設置在除了布線板的邊緣區(qū)域之 外，多個存儲器件之間的多個區(qū)域中的任何一個上。終端電阻電路可以電耦 接至多個存儲器件中末端器件的輸出。根據(jù)至少 一 些示例性實施例，根據(jù)至少 一 些示例性實施例的集成電路模 塊結構和/或布局方法可以減少或顯著減少可能施加到模塊的終端電阻單元 的外部物理沖擊和/或處理損壞，從而增加模塊的準確性和/或保真度。


從附圖中所示的示例性實施例的更具體的描述，示例性實施例將變得清 楚，附圖中相同的附圖標記在所有不同的圖中代表相同的部分，其中 圖1至4示出常規(guī)集成電路模塊的結構； 圖5至7示出根據(jù)示例性實施例的集成電路模塊的結構；以及 圖8和9示出根據(jù)示例性實施例的終端電阻電路的布局。
具體實施方式
現(xiàn)在將參照附圖更加充分地描述本發(fā)明的各個示例性實施例，在附圖中 示出本發(fā)明的一些示例性實施例。在附圖中，為了清楚而放大層的厚度和區(qū) 域。這里公開本發(fā)明詳細的說明性實施例。然而，這里公開的具體結構和功能細節(jié)僅僅是出于描述本發(fā)明的示例性實施例的目的而代表性的。然而，本因此，雖然本發(fā)明的示例性實施例能夠有各種修改和替換形式，其實施 例以舉例的方式在附圖中示出并且這里將詳細描述。然而，應該理解沒有意例性實施例包括落在本發(fā)明的范圍內的所有修改、等同特征和替換。在所有 圖的描述中相同的附圖標記指代相同的元件。應該理解盡管這里可能使用術語第一、第二等來描述各種元件，但是這些元件不應被這些術語限制。這些術語僅用于將一個元件與另一個元件區(qū)別 開。例如，只要不偏離本發(fā)明示例性實施例的范圍，第一元件可以稱為第二 元件，并且，類似地，第二元件可以稱為第一元件。如在這里使用的，術語"和/或"包括相關列出的項目中一個或多個的任何和所有組合。應該理解當元件被稱為"連接"或"耦接"至另一個元件時，其可以是 直接連接或耦接至該另一元件或可以存在中間元件。相反，當元件被稱為"直 接連接"或"直接耦接，，至另一個元件時，不存在中間元件。用于描述元件 之間的關系的其它詞語應以相似的方式解釋(例如，"之間"對"直接之間"，"相鄰"對"直接相鄰"等)。這里使用的術語僅為說明具體實施例的目的而不意在限制本發(fā)明的示 例性實施例。如在這里使用的，單數(shù)形式"一"、"一個"和"該"也意在包 括復數(shù)形式，除非文中清楚地指示。還應被理解的是當術語"包含"、"包含 著"、"包括"和/或"包括著，，在這里使用時，指定陳述的特征、整數(shù)、步驟、 操作、元件和/或部件的存在，但不排除一個或多個其它特征、整數(shù)、步驟、 操作、元件、部件和/或其組合的存在或添加。也應該注意的是在 一 些替換實施中，提到的功能/動作可以不以圖中提到 的順序發(fā)生。例如，順序示出的兩個圖可以實際上基本同時執(zhí)行或有時可以以相反的順序執(zhí)行，這依賴于涉及的功能性/動作。圖5到7示出根據(jù)示例性 實施例的集成電路模塊的結構。圖8和9示出根據(jù)示例性實施例的終端電阻 的布局。示例性實施例可以包括設置在內部區(qū)域(例如，在存儲器件之間)中的 終端電阻單元或電路，以減少或顯著減少例如源于對于集成電路模塊的終端 電阻單元的處理錯誤的損壞。參照圖5和6，集成電路模塊可以包括在至少一個表面上具有安裝區(qū)域 的布線板IO。安裝區(qū)域可以具有在第一方向(也稱為長度方向)的第一安裝 長度和在第二方向(也稱為寬度方向)的第一安裝寬度。長度和寬度方向可 以彼此垂直。集成電路模塊還可以包括多個集成電路封裝20-28和終端電阻 單元或電路33。終端電阻電路可以包括多個無源器件，比如電阻器等。如圖6所示，在至少一個表面上具有安裝區(qū)域的布線板10中，多個集 成電路封裝20-28可以在第 一方向上以彼此間的第 一距離設置。在這個示例 性配置中，終端電阻電路33可以設置在任何兩個相鄰的集成電路封裝20-28 之間。例如，終端電阻電路33可以布置在電路封裝27和28之間，并可以 連接至最后或末端集成電路封裝(例如圖6的28)的輸出。根據(jù)至少這個示 例性實施例，終端電阻電路33可以設置在兩個相鄰的集成電路封裝(例如 DRAM等)之間，但可以電耦接至末端集成電路封裝(例如圖6的28 )。集成電路封裝20-28中的每個可以是易失性存儲器件(例如雙數(shù)據(jù)速率 (DDR)動態(tài)隨機存取存儲器(DDRDRAM)等)，且可以在第一和/或第二 方向上具有相同或基本相同的尺寸。布線板10可以是多層印刷電路板，且 集成電路模塊可以具有飛越型結構。參照圖5和6，在將比如終端電阻器的無源器件布置于存儲器件之間的 情況下，可以更好地保護無源器件免受外部、外側沖擊和/或處理損壞。終端 電阻可以具有比存儲器件封裝的臺階更低的臺階，于是，可以被更好地保護 而免受物理沖擊和/或靜電損傷。根據(jù)至少一些示例性實施例，集成電路模塊 可以具有"DRAM—…—DRAM —終端電阻器"的連接結構，且更加物理地 耐用。為了補償常規(guī)、順序的連接，可以增加用于布線的更多導電層，但在 示例性實施例中，圖7中示出沒有增加的導電層的布線結構。圖7示出多層基板的實例，其可以具有類似于或基本類似于圖6所示的 電連接的電連接，而沒有增加的導電層。參照圖7,單面模塊可以具有包括 多個(例如六個)層的PCB結構，其包括多個(例如四個)信號層和兩個 參考電源/地層。根據(jù)圖7,可以將往返配線添加到現(xiàn)有的兩個內層的布線， 且可以將配線添加到其中沒有設置存儲器件的第六層。常規(guī)技術提供在內層 內的通孔-至-通孔(Via-to-Via)連接中的單向方案。圖7中相反，在通孔-至-通孔連接中提供往返方案。結果，多層印刷電路板的內層具有往返方案 通孑L-至-通孔連接，且外層具有通孔-至-存儲器件(Via-to-Memory Device )的插腳連接。因此，終端電阻電路可以布置在內部區(qū)域中而沒有增加的導電 層。在于安裝板的兩面，模塊的側面或表面上布置存儲器件(例如，雙面) 的情況下，外層可以用于往返信號線的布線，且可以提供對于現(xiàn)有內層信號 線的附加布局以形成圖6所示的布線。根據(jù)至少一些示例性實施例的布線方 法可以應用于不同于這里討論的那些的結構。另外，當改變模塊的插腳引線 和/或布線方向時(例如，左到右，右到左)，可以應用示例性實施例。圖8和9示出基于模塊的插腳引線、布線方向和/或模塊類型的各種布局 示例。存儲模塊可以具有不同的尺寸和/或插腳引線，且可以具有可配置的選 項，比如使用緩沖存儲器件。在圖8和9中，箭頭LW1到LW4和LW10到 LW13代表信號線的信道連接結構。圖8的布線板10和11可以具有中心進入類型，其中圖的箭頭LW1通 過模塊的中心或基本中心的部分進入并順序地穿過存儲器件20至28和終端 電阻電路33。箭頭LW2可以通過模塊的中心或基本中心的部分開始并順序 地穿過存儲器件28至20和終端電阻電^各33。在布線板12中，圖的箭頭LW3 通過模塊的左邊部分開始并順序地穿過存儲器件20至28和終端電阻電路 33。在布線板13中，箭頭LW4在模塊的右邊部分開始并順序地穿過存儲器 件28至20和終端電阻電^各33。圖9示出的布線板14、 15和16可以應用于具有類似或基本類似的布線 結構的任何或所有類型的DIMM結構，比如，其中沒有設置緩沖器件的非 緩沖結構(UDIMM)，具有寄存器/鎖相環(huán)(PLL)集成電路(IC)的寄存模 塊(RDIMM),和/或使用AMB (高級存儲緩沖器)的全面緩沖DIMM (FBDIMM)，小尺寸存儲模塊(SoDIMM:小外型DIMM)等。示例性實 施例可以應用于具有相同或基本相同的信號線結構的所有類型的模塊布局 和/或布線。參照圖9,在布線板14中，箭頭LW10通過模塊的中心偏右部分進入并 順序地經(jīng)過存儲器件20至28和終端電阻電路33。在布線板15中，箭頭LW11 和LW12通過兩個相鄰的存儲器件25和26之間的部分40進入。箭頭LW11 順序地經(jīng)過存儲器件24至20和終端電阻電路34。箭頭LW12順序地經(jīng)過存 儲器件25至28和終端電阻電路33。如圖所示，布線板15的結構可以包括 多個終端電阻電路33和34，每個都布置在兩個相鄰的存儲器件之間。雖然示出的為布置在存儲器件20和21之間，以及27和28之間，但是終端電阻 電路可以布置在任何兩個相鄰的存儲器件之間。在布線板16中，箭頭LW13可以通過中心部分進入并順序地經(jīng)過存儲 器件20至23和終端電阻電路33。如上所述，在布線板上安裝多個存儲器件來配置存儲模塊時，終端電阻 可以位于相鄰的存儲器件之間，并可以電耦接至存儲器件中最后的器件的輸 出。因此，可以減少或顯著減少施加到模塊的終端電阻電路的外部物理沖擊 和/或處理損壞以增強模塊的保真度。示例性實施例可以應用到通過使用支撐引腳以給定傾斜將載帶式封裝 (tape carrier package ) TCP安裝到布線板的安裝表面上，來獲得更高密度的 安裝和/或減小布線板的厚度的技術。在終端電阻布局的示例性實施例中，終 端電阻可以位于模塊的內部區(qū)域中。示例性實施例可以通過適當?shù)恼{整應用 到常規(guī)技術中。使用集成電路模塊的結構和/或終端電阻器布局方法的示例性實施例，可 以減少或顯著減少外部物理沖擊和/或處理損壞。工作可靠性也可以增加。對本領域技術人員清晰的是只要不偏離本發(fā)明的精神和范圍，可以在本 發(fā)明中進行修改和變化。因此，意圖是只要它們在所附權利要求及其等同體 的范圍內，本發(fā)明覆蓋本發(fā)明的任何這種修改和變化。例如，不僅是終端電 阻的位置，而且其它模塊器件的位置都可以不同地改變。因此，這些和其它在附圖和說明書中，已經(jīng)公開了示例性實施例，并且，雖然采用了特定 的術語，它們僅以普通和描述的意義使用而并不是為了限定的目的，本發(fā)明 的范圍在權利要求中闡述。本專利申請要求2007年1月25日申請的韓國專利申請 No. 10-2007-0007720的優(yōu)先權，將其全部內容引用結合于此。
權利要求
1.一種集成電路模塊結構，包括布線板，在至少一個表面具有安裝區(qū)域，所述安裝區(qū)域具有在第一方向的第一安裝長度和在第二方向的第一安裝寬度；安裝在所述布線板的所述安裝區(qū)域內的多個集成電路，所述多個集成電路在所述第一方向彼此分開；以及終端電阻電路，布置在兩個相鄰的集成電路之間的間隔中，所述終端電阻電路耦接至所述多個集成電路中最后的集成電路的輸出。
2. 如權利要求1所述的集成電路模塊結構，其中所述多個集成電路是集 成電路封裝。
3. 如權利要求2所述的集成電路模塊結構，其中所述多個集成電路封裝 中的每個都是易失性存儲器件。
4. 如權利要求3所述的集成電路模塊結構，其中所述易失性存儲器件是 雙數(shù)據(jù)速率動態(tài)隨機存取存儲器。
5. 如權利要求1所述的集成電路模塊結構，其中所述多個集成電路在所 述第一方向和所述第二方向的至少之一上具有相同的尺寸。
6. 如權利要求1所述的集成電路模塊結構，其中所述布線板是多層印刷 電路板。
7. 如權利要求1所述的集成電路模塊結構，其中所述集成電路模塊具有 飛越型結構。
8. 如權利要求1所述的集成電路模塊結構，還包括布置在另外兩個相鄰的集成電路之間的間隔的第二終端電阻電路。
9. 如權利要求1所述的集成電路模塊結構，其中所述多個集成電路是存 儲器件。
10. 如權利要求1所述的集成電路模塊結構，其中所述多個集成電路中 最后的一個安裝在所述布線板在所述第一方向的最左或最右側。
11. 如權利要求9所述的集成電路模塊結構，其中所述存儲器件是雙數(shù) 據(jù)速率存儲器。
12. 如權利要求9所述的集成電路模塊結構，其中所述存儲模塊具有菊 花鏈型電連接結構。
13. —種為集成電路模塊布置終端電阻電路的方法，所述集成電路模塊包括安裝在布線板上的多個集成電路，該方法包括在至少兩個相鄰的集成電路之間布置終端電阻電路；以及 將所述終端電阻電路電耦接至所述多個集成電路中最后一個的輸出。
14. 如權利要求13所述的方法，其中所述多個集成電路中的每個是存儲 器件。
15. 如權利要求13所述的方法，其中所述多個集成電路中的所述最后一 個安裝在所述布線板在所述第 一 方向的最左或最右側。
16. 如權利要求14所述的方法，其中所述存儲器件是雙數(shù)據(jù)速率存儲器。
17. 如權利要求14所述的方法，其中所述多個存儲器件具有相同的存儲 容量和封裝尺寸。
18. 如權利要求13所述的方法，其中所述布線板是多層印刷電路板。
19. 如權利要求13所述的方法，其中所述布線板的內層具有往返通孔-至-通孔連接，并且所述布線板的外層具有通孔-至-存儲器件插腳連接。
20. 如權利要求13所述的方法，其中所述集成電路模塊是UDIMM、 RDIMM、 FBDIMM和SoDIMM之一。
全文摘要
本發(fā)明公開一種集成電路模塊的結構。該結構包括布線板、多個集成電路和至少一個終端電阻電路。布線板具有在至少一個表面上的安裝區(qū)域。多個集成電路安裝在布線板的安裝區(qū)域中并在第一方向上彼此分開。至少一個終端電阻電路布置在至少兩個相鄰的集成電路之間，并耦接至多個集成電路中最后一個的輸出。
文檔編號H05K1/18GK101232009SQ20081000458
公開日2008年7月30日 申請日期2008年1月25日 優(yōu)先權日2007年1月25日
發(fā)明者永 尹, 樸星柱, 金秀暻, 高基顯 申請人:三星電子株式會社