專利名稱：一種高密度積層印制電路板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種高密度積層電路板結(jié)構(gòu)。
背景技術(shù)：
目前，在電子電路技術(shù)領(lǐng)域中，導(dǎo)電層趨于更薄化。2006年0.4mm端子 間距的CSP的手機(jī)主板的普及，不僅使電路圖形微細(xì)化、板厚薄型化，而且 導(dǎo)電層厚度也發(fā)生了新的轉(zhuǎn)變。
目前，在手機(jī)主板的電路形成工藝法上，日本還是以減成法為主流。電路 板的導(dǎo)電層制作完成后的最薄制作工藝的極限為27um左右，這樣的導(dǎo)電層 厚度，對于制作微細(xì)的線路(如L/S小于50um/50um)形成了障礙。
近年來許多PCB廠家在該領(lǐng)域展開了研發(fā)工作，并在0. 4mm端子間距CSP 的手機(jī)主板的導(dǎo)電層厚度上有了新的突破。目前日本各個(gè)手機(jī)主板生產(chǎn)廠普 遍達(dá)到20um厚的導(dǎo)電層；有的廠家如大日本印刷、松下電器、夕口一八一 電子工業(yè)等己能夠?qū)?dǎo)電層制造得小于20 p m。
導(dǎo)電層更薄化的實(shí)現(xiàn)，目前主要采用三種工藝
(a) 對導(dǎo)電層進(jìn)行全面的蝕刻，將導(dǎo)電層減薄；由于要實(shí)施微蝕加工， 因而制造成本有所提高。
(b) 在對導(dǎo)通孔進(jìn)行銅電鍍加工的同時(shí)，形成薄的導(dǎo)電層。日本一印刷 公司制作的手機(jī)用主板采用這種工藝，使導(dǎo)電層的厚度達(dá)到14ym。
(c) 不采用銅箔(即基板材料未覆銅箔)作為導(dǎo)電層，而是通過在絕緣 基材上進(jìn)行全面的電鍍而形成比一般銅箔更薄的導(dǎo)電層。在日本的手機(jī)PCB 制造廠家中，采用減成法的有松下電子部品、山梨松下電子公司為典型。在日本，有些手機(jī)PCB生產(chǎn)廠家采用減成法，并在大生產(chǎn)線上實(shí)現(xiàn)了 L/S二50 u m/50 u m。但目前多數(shù)日本手機(jī)PCB生產(chǎn)廠家則認(rèn)為，采用減成法生 產(chǎn)L/S=50 u m/50 u ra的程度，已是此工藝法所能達(dá)到的極限。
采用化學(xué)方法鍍銅的缺點(diǎn)是采用化學(xué)試劑，作業(yè)環(huán)境差，電鍍處理時(shí) 間長。
發(fā)明內(nèi)容
本實(shí)用新型的目的是提供一種采用聚合物導(dǎo)電膜法制成的一種高密度積 層印制電路板，該電路板的結(jié)構(gòu)易于實(shí)現(xiàn)高集成化和導(dǎo)電層薄型化。 本實(shí)用新型通過以下技術(shù)方案實(shí)現(xiàn)
一種高密度積層印制電路板，該電路板的下層是芯片、芯片上部設(shè)有高 分子聚合物薄膜層，高分子聚合物薄膜層上面設(shè)有電子器件及將各電子器件 連接起來的電鍍銅。
所述的電鍍銅和電子器件上層還設(shè)有高分子聚合物薄膜層，高分子聚合 物薄膜層上面設(shè)有電子器件及將各電子器件連接起來的電鍍銅，上下層電鍍 銅相連接；高分子聚合物薄膜層和電鍍銅為兩層或兩層以上相疊加的結(jié)構(gòu)。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)是
1) 取消了與化學(xué)鍍銅有關(guān)的化學(xué)試劑；
2) 改善了作業(yè)環(huán)境和簡化廢水處理；
3) 縮減了電鍍工藝，減少了電鍍裝置，縮減了處理時(shí)間；
4) 簡化了鍍液分析管理，無需專門的分析控制儀器，根據(jù)產(chǎn)量只需適時(shí)補(bǔ)充 少量鍍液；
5) 提高了品質(zhì)可靠性，防止高板厚/孔徑比的小孔內(nèi)，由于氫氣引起的針孔現(xiàn) 象，提高了多層板內(nèi)層銅與銅鍍層之間的附著力。


圖1是本實(shí)用新型的整體結(jié)構(gòu)圖。 圖2是本實(shí)用新型的層間結(jié)構(gòu)圖。 圖3是實(shí)施例2的層間結(jié)構(gòu)圖。
具體實(shí)施方式
實(shí)施例1
見圖l、圖2， 一種高密度積層印制電路板，該電路板的下層是芯片3、 芯片3上部設(shè)有高分子聚合物薄膜層2，高分子聚合物薄膜層2上面設(shè)有電子 器件及將各電子器件連接起來的電鍍銅1。
實(shí)施例2
見圖l、圖3， 一種高密度積層印制電路板，該電路板的下層是芯片3、 芯片3上部設(shè)有高分子聚合物薄膜層2，高分子聚合物薄膜層2上面設(shè)有電子 器件及將各電子器件連接起來的電鍍銅1。電鍍銅1和電子器件上層還設(shè)有高 分子聚合物薄膜層2，高分子聚合物薄膜層2上面設(shè)有電子器件及將各電子器 件連接起來的電鍍銅l，上下層電鍍銅相連接；高分子聚合物薄膜層2和電鍍 銅1為兩層或兩層以上相疊加的結(jié)構(gòu)。該結(jié)構(gòu)可根據(jù)實(shí)際需要實(shí)現(xiàn)印制電路 板的高集成化和導(dǎo)電層薄型化，空間結(jié)構(gòu)緊密。
權(quán)利要求1、一種高密度積層印制電路板，其特征在于，該電路板的下層是芯片、芯片上部設(shè)有高分子聚合物薄膜層，高分子聚合物薄膜層上面設(shè)有電子器件及將各電子器件連接起來的電鍍銅。
2、 根據(jù)權(quán)利要求l所述的一種高密度積層印制電路板，其特征在于，所 述的電鍍銅和電子器件上層還設(shè)有高分子聚合物薄膜層，高分子聚合物薄膜 層上面設(shè)有電子器件及將各電子器件連接起來的電鍍銅，上下層電鍍銅相連 接；高分子聚合物薄膜層和電鍍銅為兩層或兩層以上相疊加的結(jié)構(gòu)。
專利摘要本實(shí)用新型涉及一種高密度積層印制電路板，該電路板的結(jié)構(gòu)易于實(shí)現(xiàn)高集成化和導(dǎo)電層薄型化。該電路板的下層是芯片、芯片上部設(shè)有高分子聚合物薄膜層，高分子聚合物薄膜層上面設(shè)有電子器件及將各電子器件連接起來的電鍍銅。根據(jù)需要，高分子聚合物薄膜層和電鍍銅為兩層或兩層以上相疊加的結(jié)構(gòu)。本實(shí)用新型的優(yōu)點(diǎn)是品質(zhì)可靠，易于實(shí)現(xiàn)高集成化和薄型化。
文檔編號H05K1/02GK201332542SQ200820232300
公開日2009年10月21日 申請日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者健 張 申請人:鞍山市正發(fā)電路有限公司