專利名稱：印制線路板及包括印制線路板的設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有差分信號線的印制線路板以及包括印制線路板的設(shè)備。
背景技術(shù)：
諸如柔性板等具有薄絕緣層的印制線路板，已經(jīng)在設(shè)備(電子設(shè)備)中得到使用。 日本專利申請?zhí)亻_平7-321463號公報討論了如下的技術(shù)，該技術(shù)通過在印制線路板上設(shè)置網(wǎng)狀的接地線，而實現(xiàn)了必要的特性阻抗。在該方法中，信號線的電容C得到抑制，而未大幅縮窄信號線的寬度。然而，在日本專利申請?zhí)亻_平7-321463號公報中，未討論考慮信號線的連接形式(例如，1對1連接或者1對多連接)的阻抗設(shè)計。在印制板中，各種信號線連接至電路 (板)。在用于連接其他電路的電路(板)上，設(shè)置了多個端子。在這樣的多個端子中，能夠設(shè)想端子包括1對1的連接形式，以及1對多的連接形式。此外，還能夠設(shè)想在這樣的多個端子中，包括ι對η的連接形式以及1對m的連接形式。此外，在這樣的結(jié)構(gòu)中，如果僅一部分連接形式的信號線與終端電阻匹配，而其他連接形式的信號線不能與終端電阻匹配，則會發(fā)生信號反射或波形畸變。結(jié)果，向電路(板)進(jìn)行信號傳輸?shù)馁|(zhì)量下降。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種印制線路板，該印制線路板包括第一端子陣列及第二端子陣列；第一差分信號線，其將所述第一端子陣列的第一端子，連接至包括所述第二端子陣列的第二端子的預(yù)定數(shù)量的端子；第二差分信號線，其將所述第一端子陣列的第三端子，連接至包括所述第二端子陣列的第四端子的、大于所述預(yù)定數(shù)量的數(shù)量的端子；其中，確定構(gòu)成所述第一差分信號線和所述第二差分信號線的一對信號線的線寬度及線間隔中的至少一者，使得所述第二差分信號線的差分阻抗，變?yōu)楦哂谒龅谝徊罘中盘柧€的差分阻抗。通過以下參照附圖對示例性實施例的詳細(xì)描述，本發(fā)明的其他特征及方面將變得清楚。


被并入說明書并構(gòu)成說明書的一部分的附圖，例示了本發(fā)明的示例性實施例、特征及方面，并且與文字描述一起用來說明本發(fā)明的原理。圖IA及圖IB例示了根據(jù)第一示例性實施例的印制線路板的布線。圖2例示了示例性實施例中的印制線路板。圖3A及圖;3B例示了差分信號線的等效電路。圖4A及圖4B例示了根據(jù)第二示例性實施例的印制線路板的布線。圖5A及圖5B例示了根據(jù)第三示例性實施例的印制線路板的布線。圖6A及圖6B例示了記錄元件板。
圖7是記錄頭的分解立體圖。
具體實施例方式下面，將參照附圖，來詳細(xì)描述本發(fā)明的各種示例性實施例、特征及方面。圖IA及圖IB例示了根據(jù)第一示例性實施例的印制線路板。圖IA是擴(kuò)大的平面圖，圖IB是在圖IA中沿虛線1至‘1所截取的剖面圖。在印制線路板中，在絕緣層104的一個面上，設(shè)置了由一對信號線構(gòu)成的差分信號線101及差分信號線102。在絕緣層104的另一個面上，設(shè)置了接地信號線103。印制線路板由具有1對n(n是等于或大于1的整數(shù))連接形式的差分信號線101、 具有1對m連接形式的差分信號線102、接地線103，以及絕緣層104構(gòu)成。此外，m大于n(n <m, m是大于2的整數(shù))。接地信號線103被形成為網(wǎng)狀，以使得即使當(dāng)絕緣層104的厚度是薄的時，也能夠獲得預(yù)定值的差分阻抗。此外，Sl表示具有1對η連接形式的差分信號線101的線距離(線間隔)，S2表示具有1對m連接形式的差分信號線102的線距離(線間隔)。Wl表示兩個差分信號線的線寬度。下面，將利用圖2，來描述設(shè)置有差分信號線101及差分信號線102的印制線路板 403。印制線路板403包括6個元件基板401 (401-1至401-6)。將差分信號線(第一差分線)101和差分信號線(第二差分線)102布線成，將端子陣列(第一端子陣列)408中包含的端子，連接至端子陣列(第二端子陣列)407中包含的端子。此外，通過引線接合技術(shù)，將端子陣列407中的端子，與元件基板401中的端子相連接。通過信號線或連接器，將端子陣列408中的端子，與控制基板(未示出)的端子相連接。此外，元件基板401是驅(qū)動元件基板，其用于驅(qū)動諸如記錄元件、發(fā)光元件及傳感器元件等的驅(qū)動元件。控制基板控制驅(qū)動元件。在各元件基板401中，在箭頭A方向(縱向)上布置了多個記錄元件。差分信號線101將6個元件基板401，分別獨立地連接至端子陣列408中包含的端子。換句話說，差分信號線101為1對1的連接形式，并且是例如用于傳輸數(shù)據(jù)信號的信號線。另一方面，差分信號線102將6個元件基板401與端子陣列408中包含的端子公共地連接。換句話說，差分信號線102為1對多的連接形式，并且是例如用于傳輸時鐘信號的信號線。下面，將利用圖3A及圖3B，來描述差分信號線的等效電路。圖3A例示了差分信號線101的等效電路。圖;3B例示了差分信號線102的等效信號電路。^表示差分信號線的單端的特性阻抗，Aiff表示差分信號線的差分阻抗，Cre表示元件基板的輸入電容，&表示終端電阻(terminationresistor)。此外，在圖3B中，Cici至Cic6表示元件基板401-1至 401-6的輸入電容。rLo及Aiff分別用以下公式來表示。
權(quán)利要求
1.一種印制線路板，該印制線路板包括分別包括多個端子的第一端子陣列及第二端子陣列；第一差分信號線，其將所述第一端子陣列的第一端子，連接至包括所述第二端子陣列的第二端子的預(yù)定數(shù)量的端子；第二差分信號線，其將所述第一端子陣列的第三端子，連接至包括所述第二端子陣列的第四端子的、大于所述預(yù)定數(shù)量的數(shù)量的端子；其中，確定構(gòu)成所述第一差分信號線和所述第二差分信號線的一對信號線的線寬度及線間隔中的至少一者，使得所述第二差分信號線的差分阻抗變?yōu)楦哂谒龅谝徊罘中盘柧€的差分阻抗。
2.根據(jù)權(quán)利要求1所述的印制線路板，其中，構(gòu)成所述第二差分信號線的信號線的線間隔大于構(gòu)成所述第一差分信號線的信號線的線間隔。
3.根據(jù)權(quán)利要求1所述的印制線路板，其中，構(gòu)成所述第二差分信號線的信號線的線寬度小于構(gòu)成所述第一差分信號線的信號線的線寬度。
4.根據(jù)權(quán)利要求1所述的印制線路板，該印制線路板還包括絕緣層；第一接地線，其被布置在所述絕緣層的與所述第一差分信號線相對的一側(cè)、與所述第一差分信號線相對的位置，以及第二接地線，其被布置在所述絕緣層的與所述第二差分信號線相對的一側(cè)、與所述第二差分信號線相對的位置，其中，確定所述第一接地線及所述第二接地線的尺寸，使得所述第二差分信號線的差分阻抗變?yōu)楦哂谒龅谝徊罘中盘柧€的差分阻抗。
5.根據(jù)權(quán)利要求4所述的印制線路板，其中，所述第一接地線的線寬度大于所述第二接地線的線寬度。
6.根據(jù)權(quán)利要求1所述的印制線路板，其中，所述第二端子陣列連接至用于對驅(qū)動元件進(jìn)行驅(qū)動的元件基板，并且，所述第一端子陣列輸入來自用于控制所述元件基板的控制基板的信號。
7.一種包括根據(jù)權(quán)利要求6所述的印制線路板的設(shè)備。
全文摘要
本發(fā)明提供印制線路板及包括印制線路板的設(shè)備。所述印制線路板包括包括多個端子的第一端子陣列及第二端子陣列；第一差分信號線，其將所述第一端子陣列的第一端子，連接至包括所述第二端子陣列的第二端子的預(yù)定數(shù)量的端子；第二差分信號線，其將所述第一端子陣列的第三端子，連接至包括所述第二端子陣列的第四端子的、大于所述預(yù)定數(shù)量的數(shù)量的端子；其中，確定構(gòu)成所述第一差分信號線和所述第二差分信號線的一對信號線的線寬度及線間隔中的至少一者，使得所述第二差分信號線的差分阻抗，變?yōu)楦哂谒龅谝徊罘中盘柧€的差分阻抗。
文檔編號H05K3/00GK102244975SQ20111012227
公開日2011年11月16日 申請日期2011年5月11日 優(yōu)先權(quán)日2010年5月14日
發(fā)明者梅田謙吾 申請人:佳能株式會社