專利名稱：電子元件的制作方法
技術領域：
本實用新型涉及一種電子元件，且特別是涉及一種具有屏蔽層的電子元件。
背景技術：
目前一般電子元件的組裝方式通常是將電子元件焊接至電路板上。若遇到電磁干擾(Electro-Magnetic Interference,EMI)的話，通常會加上法拉第籠(Faraday cage),以得到最好的電性品質(zhì)。法拉第籠的原理是通過一個導電的遮斷物(例如金屬蓋)將電的干擾沒有傷害性地反射或傳送到接地。然而，包圍在電子元件外圍的法拉第籠也同時增加了配置電子元件所需的空間及重量，但這不利于電子產(chǎn)品的薄型化及輕量化。

實用新型內(nèi)容本實用新型的目的在于提供一種電子元件，具有電磁屏蔽功能。為達上述目的，本實用新型提出一種電子元件，其包括一集成電路芯片及一屏蔽層。集成電路芯片具有一有源面、對應于有源面的一背面及連接有源面及背面的一側面，而屏蔽層全面且直接地覆蓋背面及側面。
該集成電路芯片為一半導體集成電路芯片或為一裸芯片。該屏蔽層為一物理氣相沉積層或為一濺鍍層或一蒸鍍層。該屏蔽層的材質(zhì)包括金屬，即銅、不銹鋼、鋁或金。該集成電路芯片具有多個接墊在該有源面上。電子元件還包括多個導電凸塊，分別連接在這些接墊上。該屏蔽層覆蓋該有源面，且該屏蔽層不覆蓋這些接墊。該集成電路芯片具有延伸線，且該延伸線從該接墊延伸至該側面并連接該屏蔽層。該集成電路芯片具有內(nèi)導孔，且該內(nèi)導孔的末端在該背面連接該屏蔽層。該集成電路芯片具有內(nèi)連線，且該內(nèi)連線的末端在該側面連接該屏蔽層。本實用新型的優(yōu)點在于，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，本實用新型將屏蔽層直接配置在集成電路芯片的表面，故有利于電子裝置的薄型化及輕量化。為讓本實用新型的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。

圖1為本實用新型一實施例的電子元件安裝至電路板的剖面圖；圖2為本實用新型另一實施例的電子元件安裝至電路板的剖面圖；圖3為本實用新型另一實施例的電子元件安裝至電路板的剖面圖；圖4A為本實用新型另一實施例的電子元件安裝至電路板的剖面圖；[0020]圖4B為圖4A的X部位的放大圖；圖5A為本實用新型另一實施例的電子元件安裝至電路板的剖面圖；圖5B為圖5A的電子元件的局部仰視立體圖。主要元件符號說明 100a、100b、100c、IOOcU IOOe 電子元件110:集成電路芯片IlOa:有源面IlOb:背面IlOc:側面112:接墊114:延伸線116:內(nèi)導孔118:內(nèi)連線119a:基底119b:多重內(nèi)連線結構120 :屏蔽層130:導電凸塊200 電路板
具體實施方式
圖1為本實用新型一實施例的電子元件安裝至電路板的剖面圖。請參考圖1，本實施例的電子元件IOOa包括一集成電路芯片110及一屏蔽層120。集成電路芯片110具有一有源面110a、對應于有源面IlOa的一背面IlOb及連接有源面IlOa及背面IlOb的一側面IlOc0屏蔽層120全面且直接地覆蓋背面IlOb及側面110c，用以提供電磁屏蔽。值得注意的是，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，屏蔽層120是直接全面地形成在集成電路芯片110的背面I IOb及側面110c，因而有利于電子裝置的薄型化及輕量化。在本實施例中，集成電路芯片110可為一半導體集成電路芯片，即在半導體材質(zhì)的晶片上制作集成電路后切割而成的裸芯片。前述的半導體材質(zhì)例如為硅。就電性功能而言，集成電路芯片110是需要電磁屏蔽的芯片，例如中央處理單元(CPU)芯片、繪圖處理單元(GPU)芯片及微處理器(microprocessor)芯片等。在本實施例中，屏蔽層120可為一物理氣相沉積層(PVD layer)。具體而言，屏蔽層 120 可為一派鍍層(sputtering layer)或一蒸鍍層(evaporation layer)。屏蔽層 120的材質(zhì)可包括金屬，例如銅、不銹鋼、鋁或金等。在本實施例中，集成電路芯片110具有多個接墊112在有源面IlOa上。此外，電子元件IOOa更可包括多個導電凸塊130，其分別連接在這些接墊112上，用以連接電路板200，例如主機板或模塊板。圖2為本實用新型另一實施例的電子元件安裝至電路板的剖面圖。請參考圖2，相比較于圖1的電子元件100a，本實施例的電子元件IOOb的集成電路芯片110還具有一延伸線114，其從接墊112延伸至側面110c。因此，屏蔽層120可利用延伸線114連接至集成電路芯片110的接地端。圖3為本實用新型另一實施例的電子元件安裝至電路板的剖面圖。請參考圖3，相比較于圖1的電子元件100，本實施例的電子元件IOOc的集成電路芯片110還具有一內(nèi)導孔116,即所謂的娃穿孔(Through Silicon Via, TSV),且內(nèi)導孔116延伸至背面IlOb并連接屏蔽層120。換言之，內(nèi)導孔116的末端在背面IlOb連接屏蔽層120。因此，屏蔽層120可利用內(nèi)導孔116連接至集成電路芯片110的接地端。圖4A為本實用新型另一實施例的電子元件安裝至電路板的剖面圖，而圖4B為圖4A的X部位的放大圖。請參考圖4A及圖4B，相較于圖1的電子元件100，本實施例的電子元件IOOd的集成電路芯片110具有一或多個內(nèi)連線118，且這些內(nèi)連線118延伸至側面IlOc并連接屏蔽層120。換言之，這些內(nèi)連線118的末端在側面IlOc連接屏蔽層120。因此，屏蔽層120可利用這些內(nèi)連線118連接至集成電路芯片110的接地端。具體而言，集成電路芯片110包括一基底119a及一位在基底119a上的多重內(nèi)連線結構119b，而這些內(nèi)連線118是多重內(nèi)連線結構119b的一部分。圖5A為本實用新型另一實施例的電子元件安裝至電路板的剖面圖，而圖5B為圖5A的電子元件的局部仰視立體圖。請參考圖5A及圖5B，相比較于圖1的電子元件100，本實施例的電子元件IOOe的屏蔽層120覆蓋集成電路芯片110的有源面110a，但不覆蓋而暴露出這些接墊112。因此，屏蔽層120可提供更完整的電磁屏蔽。綜上所述，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，本實用新型將屏蔽層直接配置在 集成電路芯片的表面，故有利于電子裝置的薄型化及輕量化。
權利要求1.一種電子元件，其特征在于，該電子元件包括 集成電路芯片，具有有源面、相對于該有源面的背面及連接該有源面及該背面的側面；以及 屏蔽層，全面且直接地覆蓋該背面及該側面。
2.如權利要求1所述的電子元件，其特征在于，該集成電路芯片為一半導體集成電路芯片。
3.如權利要求1所述的電子元件，其特征在于，該集成電路芯片為一裸芯片。
4.如權利要求1所述的電子元件，其特征在于，該集成電路芯片具有多個接墊在該有源面上。
5.如權利要求4所述的電子元件，其特征在于，該電子元件還包括多個導電凸塊，分別連接在這些接墊上。
6.如權利要求4所述的電子元件，其特征在于，該屏蔽層覆蓋該有源面，且該屏蔽層不覆蓋這些接墊。
7.如權利要求4所述的電子元件，其特征在于，該集成電路芯片具有延伸線，且該延伸線從該接墊延伸至該側面并連接該屏蔽層。
8.如權利要求1所述的電子元件，其特征在于，該集成電路芯片具有內(nèi)導孔，且該內(nèi)導孔的末端在該背面連接該屏蔽層。
9.如權利要求1所述的電子元件，其特征在于，該集成電路芯片具有內(nèi)連線，且該內(nèi)連線的末端在該側面連接該屏蔽層。
專利摘要本實用新型公開一種電子元件，其包括一集成電路芯片及一屏蔽層。集成電路芯片具有一有源面、相對于有源面的一背面及連接有源面及背面的一側面，而屏蔽層全面且直接地覆蓋背面及側面。將屏蔽層直接配置在集成電路芯片的表面有利于電子裝置的薄型化及輕量化。
文檔編號H05K9/00GK202888168SQ20122044997
公開日2013年4月17日 申請日期2012年9月5日 優(yōu)先權日2012年9月5日
發(fā)明者張欽崇, 宋尚霖, 鄭偉鳴 申請人:欣興電子股份有限公司