一種dc-dc電源模塊的pcb布局結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，電感、下MOSFET以及輸出電容位于第一PCB板面上，上MOSFET以及輸入電容位于第二PCB板面上；上MOSFET與輸入電容位置相鄰；下MOSFET的漏極與上MOSFET的源極對(duì)稱疊放，并通過(guò)過(guò)孔相連；下MOSFET與上MOSFET與電感前端相連，并在連接處鋪設(shè)大面積銅；輸入電容與電感后端相鄰，下MOSFET與電感前端相鄰；輸出電容與電感后端緊鄰，并通過(guò)銅平面連接。其優(yōu)點(diǎn)在于縮小了DC-DC電源電路的兩個(gè)大電流回路面積，并且減小了回路對(duì)外的電磁輻射，更加有利于周邊芯片和走線信號(hào)正常通信。
【專利說(shuō)明】—種DC-DC電源模塊的PCB布局結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種DC-DC電源模塊的PCB布局結(jié)構(gòu)。
【背景技術(shù)】
[0002]DC-DC電源中因?yàn)橛写箅娏鞔嬖冢潆娏骰亓髅娣e大小決定了對(duì)外界電磁輻射的多少。尤其是大于5A的電流，若回流面積過(guò)大將影響附近線路的信號(hào)，對(duì)整機(jī)穩(wěn)定性和電磁兼容性都會(huì)有很不利的影響。目前DC-DC電源中上下開(kāi)關(guān)管多同層擺放，電感、輸出電容和輸入電容大多無(wú)序擺放，造成整體占用Pcb面積過(guò)大。同時(shí)，電感和MOSFET因?yàn)橛写箅娏鞯淖儞Q，對(duì)附近線路和芯片有很強(qiáng)的電磁干擾，過(guò)大的面積造成離其它元件或走線很近，這樣導(dǎo)致周邊更易受干擾。

【發(fā)明內(nèi)容】

[0003]發(fā)明目的:本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足而公開(kāi)了一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，其優(yōu)點(diǎn)在于縮小了 DC-DC電源電路的兩個(gè)大電流回路面積，并且減小了回路對(duì)外的電磁輻射，更加有利于周邊芯片和走線信號(hào)正常通信。
[0004]技術(shù)方案:為了實(shí)現(xiàn)發(fā)明的目的，本發(fā)明公開(kāi)了一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，電感、上M0SFET、下M0SFET、輸入電容以及輸出電容；其中，電感、下MOSFET以及輸出電容位于第一 PCB板面上，上MOSFET以及輸入電容位于第二 PCB板面上；上MOSFET與輸入電容位置相鄰，輸入電容的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面；下MOSFET的漏極與上MOSFET的源極對(duì)稱疊放，并通過(guò)過(guò)孔相連；下MOSFET與上MOSFET與電感前端相連，并在連接處鋪設(shè)大面積銅；輸入電容與電感后端相鄰，下MOSFET與電感前端相鄰；輸出電容與電感后端緊鄰，并通過(guò)銅平面連接，輸出電容的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面。所述的過(guò)孔數(shù)量與所需通過(guò)電流成正比，IA設(shè)置一個(gè)過(guò)孔；所需鋪設(shè)的銅面積與所需通過(guò)電流成正比，IA鋪設(shè)40mil以上的銅。
[0005]有益效果:本發(fā)明與現(xiàn)有技術(shù)相比，本發(fā)明的DC-DC電源模塊的PCB布局結(jié)構(gòu)縮小了 DC-DC電源電路的兩個(gè)大電流回路面積，并且減小了回路對(duì)外的電磁輻射，更加有利于周邊芯片和走線信號(hào)正常通信。
【專利附圖】

【附圖說(shuō)明】
[0006]圖1為本發(fā)明的DC-DC電源模塊的第一 PCB板面布局結(jié)構(gòu)；
[0007]圖2為本發(fā)明的DC-DC電源模塊的第二 PCB板面布局結(jié)構(gòu)；
[0008]圖3為DC-DC電源模塊的大電流回路示意圖。
【具體實(shí)施方式】
[0009]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。
[0010]如圖1、圖2所示，電感1、下MOSFET管2以及輸出電容3位于第一 PCB板面上，上MOSFET管4以及輸入電容5位于第二 PCB板面上；上MOSFET管4與輸入電容5位置相鄰，輸入電容5的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面；下MOSFET管2的漏極與上MOSFET管4的源極對(duì)稱疊放，并通過(guò)過(guò)孔相連；下MOSFET管2與上MOSFET管4與電感I前端相連，并在連接處鋪設(shè)大面積銅；輸入電容5與電感I后端相鄰，下MOSFET管2與電感I前端相鄰；輸出電容3與電感I后端緊鄰，并通過(guò)銅平面連接，輸出電容3的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面。
[0011]因?yàn)殚_(kāi)關(guān)電源通常頻率較高，通常為幾十KHz-幾百KHz，有些甚至為MHz級(jí)別，對(duì)外干擾信號(hào)的頻段通常分布在lMHz-300MHz。而根據(jù)環(huán)天線的特性，如圖3所示，第一大電流回路11，即輸入電容5—上MOSFET管4一下MOSFET管2—地，以及第二大電流回路12，即下MOSFET管2—輸出電容3—地。兩個(gè)大電流回路構(gòu)成一個(gè)效率極高的環(huán)電線，此環(huán)路的面積越大則越接近開(kāi)關(guān)電源對(duì)外干擾信號(hào)的波長(zhǎng)。即此回路面積決定了天線的效率，環(huán)天線通過(guò)輻射，直接影響對(duì)外圍器件的干擾，并且將降低整機(jī)的電磁兼容輻射性能。此外，電感和MOSFET會(huì)有大電流的轉(zhuǎn)換，一些大電流應(yīng)用中會(huì)達(dá)到幾十安培。電感和MOSFET與周圍其它零件之間會(huì)有寄生電容，寄生電容的大小取決于距離和耦合面積。本發(fā)明DC-DC電源模塊的PCB布局結(jié)構(gòu)縮小了 DC-DC電源電路的兩個(gè)大電流回路面積，并且減小了回路對(duì)外的電磁輻射，更加有利于周邊芯片和走線信號(hào)正常通信。
【權(quán)利要求】
1.一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，其特征在于，包括電感(I)、上MOSFET管(4)、下MOSFET管(2)、輸入電容(5)以及輸出電容(3)； 其中，電感(I)、下MOSFET管(2)以及輸出電容(3)位于第一 PCB板面上，上MOSFET管(4)以及輸入電容(5)位于第二 PCB板面上； 上MOSFET管(4 )與輸入電容(5 )位置相鄰，輸入電容(5 )的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面； 下MOSFET管(2)的漏極與上MOSFET管(4)的源極對(duì)稱疊放，并通過(guò)過(guò)孔相連； 下MOSFET管(2)與上MOSFET管(4)與電感(I)前端相連，并在連接處鋪設(shè)大面積銅； 輸入電容(5 )與電感(I)后端相鄰，下MOSFET管(2 )與電感(I)前端相鄰； 輸出電容(3)與電感(I)后端緊鄰，并通過(guò)銅平面連接，輸出電容(3)的接地鋪設(shè)大面積銅，并通過(guò)過(guò)孔到相鄰的地平面。
2.如權(quán)利要求1所述的一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，其特征在于，所述的過(guò)孔數(shù)量與所需通過(guò)電流成正比，IA設(shè)置一個(gè)過(guò)孔。
3.如權(quán)利要求1所述的一種DC-DC電源模塊的PCB布局結(jié)構(gòu)，其特征在于，所需鋪設(shè)的銅面積與所需通過(guò)電流成正比，IA鋪設(shè)40mil以上的銅。
【文檔編號(hào)】H05K1/18GK103490593SQ201310413311
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年9月12日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】張福新, 劉瑞斌, 吳少剛, 徐鋒, 于蘇娟, 崔太有 申請(qǐng)人:江蘇中科夢(mèng)蘭電子科技有限公司