一種改善電磁干擾的電子裝置制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種改善電磁干擾的電子裝置，包括供電模塊、電源接受端和用于使電源接受端對(duì)噪聲的回波損耗最小化、在PCB走線(xiàn)中對(duì)噪聲的衰減最大化的電路架構(gòu)，所述電路架構(gòu)串聯(lián)在供電模塊和電源接受端之間，所述電路架構(gòu)包括PCB走線(xiàn)，所述PCB走線(xiàn)上設(shè)置第一去耦電容、第二去耦電容和噪聲去耦補(bǔ)償電容組。本發(fā)明能使電源接受端對(duì)噪聲的回波損耗最小化、在PCB走線(xiàn)中對(duì)噪聲的衰減最大化，解決了由于LPDDR3電源引起的電磁干擾問(wèn)題。
【專(zhuān)利說(shuō)明】一種改善電磁干擾的電子裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路設(shè)計(jì)技術(shù)，特別涉及一種改善電磁干擾的電子裝置。
【背景技術(shù)】
[0002]隨著移動(dòng)技術(shù)的飛速發(fā)展，智能手機(jī)等智能終端的應(yīng)用越來(lái)越豐富，新一代LPDDR3 (The Third Generation Low Power Double Date Rate Synchronous DynamicRandom Access Memory第三代低功耗雙倍速率同步動(dòng)態(tài)存儲(chǔ))在智能手機(jī)上已經(jīng)應(yīng)用，給智能終端提供了更寬的帶寬。[0003]由于手機(jī)電源上的噪聲及干擾的存在，導(dǎo)致電源(如電源管理芯片的供電)進(jìn)入LPDDR3后、或者在下一階電源網(wǎng)絡(luò)分配中導(dǎo)致噪聲進(jìn)一步加強(qiáng)甚至產(chǎn)生輻射干擾，影響智能手機(jī)的性能，因此，電源上的噪聲、輻射干擾及干擾耐受力是智能終端必須解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0004]鑒于上述現(xiàn)有技術(shù)的不足之處，本發(fā)明的目的在于提供一種改善電磁干擾的電子裝置，能解決由于LPDDR3電源引起的電磁干擾問(wèn)題。
[0005]為了達(dá)到上述目的，本發(fā)明采取了以下技術(shù)方案:
一種改善電磁干擾的電子裝置，包括供電模塊、電源接受端和用于使電源接受端對(duì)噪聲的回波損耗最小化、在PCB走線(xiàn)中對(duì)噪聲的衰減最大化的電路架構(gòu)，所述電路架構(gòu)串聯(lián)在供電模塊和電源接受端之間，所述電路架構(gòu)包括PCB走線(xiàn)，所述PCB走線(xiàn)上設(shè)置第一去耦電容、第二去耦電容和噪聲去耦補(bǔ)償電容組。
[0006]所述的改善電磁干擾的電子裝置中，所述PCB走線(xiàn)包括首尾依次連接的若干段PCB主路線(xiàn)，所述噪聲去耦補(bǔ)償電容組包括若干盤(pán)路濾波電容，所述第一去耦電容和各盤(pán)路濾波電容依次位于每段PCB主路線(xiàn)的起點(diǎn)，所述第二去耦電容位于PCB走線(xiàn)的終點(diǎn)。
[0007]所述的改善電磁干擾的電子裝置中，所述PCB主路線(xiàn)滿(mǎn)足以下公式:
【權(quán)利要求】
1.一種改善電磁干擾的電子裝置，包括供電模塊和電源接受端，其特征在于，還包括用于使電源接受端對(duì)噪聲的回波損耗最小化、在PCB走線(xiàn)中對(duì)噪聲的衰減最大化的電路架構(gòu)，所述電路架構(gòu)串聯(lián)在供電模塊和電源接受端之間，所述電路架構(gòu)包括PCB走線(xiàn)，所述PCB走線(xiàn)上設(shè)置第一去耦電容、第二去耦電容和噪聲去耦補(bǔ)償電容組。
2.根據(jù)權(quán)利要求1所述的改善電磁干擾的電子裝置，其特征在于，所述PCB走線(xiàn)包括首尾依次連接的若干段PCB主路線(xiàn)，所述噪聲去耦補(bǔ)償電容組包括若干盤(pán)路濾波電容，所述第一去耦電容和各盤(pán)路濾波電容依次位于每段PCB主路線(xiàn)的起點(diǎn)，所述第二去耦電容位于PCB走線(xiàn)的終點(diǎn)。
3.根據(jù)權(quán)利要求1所述的改善電磁干擾的電子裝置，其特征在于，所述PCB主路線(xiàn)滿(mǎn)足以下公式:
4.根據(jù)權(quán)利要求1所述的改善電磁干擾的電子裝置，其特征在于，所述PCB走線(xiàn)上設(shè)置有若干條并聯(lián)開(kāi)路線(xiàn)。
5.根據(jù)權(quán)利要求4所述的改善電磁干擾的電子裝置，其特征在于，所述并聯(lián)開(kāi)路線(xiàn)的容值通過(guò)以下公式計(jì)算獲得:
6.根據(jù)權(quán)利要求4所述的改善電磁干擾的電子裝置，其特征在于，所述PCB走線(xiàn)占用PCB的面積不大于3.5cmX 1.85cm。
7.根據(jù)權(quán)利要求5所述的改善電磁干擾的電子裝置，其特征在于，當(dāng)PCB走線(xiàn)占用PCB的面積超過(guò)最大面積要求時(shí)，采用與所述并聯(lián)開(kāi)路線(xiàn)等值的電容代替所述并聯(lián)開(kāi)路線(xiàn)。
8.根據(jù)權(quán)利要求4所述的改善電磁干擾的電子裝置，其特征在于，并聯(lián)開(kāi)路線(xiàn)為4段，且與所述PCB走線(xiàn)一體設(shè)置。
9.根據(jù)權(quán)利要求1所述的改善電磁干擾的電子裝置，其特征在于，所述電路架構(gòu)包括第一 PCB層、第二 PCB層和若干過(guò)孔，所述PCB走線(xiàn)、第一去耦電容、第二去耦電容和噪聲去耦補(bǔ)償電容組設(shè)置于所述第一 PCB層上，所述第二 PCB層為接地層；所述第一 PCB層上設(shè)置有若干與所述過(guò)孔對(duì)應(yīng)的接地點(diǎn)；所述第一去耦電容的一端、第二去耦電容的一端和噪聲去耦補(bǔ)償電容組的一端與PCB走線(xiàn)電連接，所述第一去耦電容的另一端、第二去耦電容的另一端和噪聲去耦補(bǔ)償電容組的另一端分別與相應(yīng)的接地點(diǎn)電連接，各個(gè)接地點(diǎn)通過(guò)一過(guò)孔連接所述第二 PCB層。
10.根據(jù)權(quán)利要求9所述的改善電磁干擾的電子裝置，其特征在于，噪聲去耦補(bǔ)償電容組包括的5個(gè)盤(pán)路濾波電容，所述過(guò)孔和接地點(diǎn)均為7個(gè)，所述過(guò)孔位于第一 PCB層和第二PCB層之 間。
【文檔編號(hào)】H05K1/02GK103841754SQ201410059540
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2014年2月21日 優(yōu)先權(quán)日:2014年2月21日
【發(fā)明者】李勁松 申請(qǐng)人:宇龍計(jì)算機(jī)通信科技(深圳)有限公司