專利名稱：靜電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電保護(hù)電路，適于用在象集成電路(IC)和大規(guī)模集成電路(LSI)之類的半導(dǎo)體集成電路中。
所描述的這類靜電保護(hù)電路在半導(dǎo)體集成電路中已得到普遍應(yīng)用，以防止由靜電放電(以下，簡(jiǎn)寫為EDS)造成的毀壞。
例如，常用的靜電保護(hù)電路主要由一個(gè)P-溝道MOS晶體管和一個(gè)N-溝道MOS晶體管構(gòu)成。在這種情況下，這些MOS晶體管彼此間以串聯(lián)的方式連接在一起。在這種條件下，P-溝道MOS晶體管被接到電源端，而N-溝道MOS晶體管被接到地端。
對(duì)于這種結(jié)構(gòu)，經(jīng)常在上面的N-溝道MOS晶體管的柵處接上另外一個(gè)MOS晶體管，以便控制浮動(dòng)狀態(tài)和減小其擊穿電壓。
結(jié)果，為了削弱加在N-溝道MOS晶體管柵電極上EDS脈沖，N-溝道MOS晶體管轉(zhuǎn)換到快速返回態(tài)。
為了阻止EDS脈沖，保護(hù)晶體管必須具有一個(gè)大的面積。通常，這種保護(hù)晶體管由并聯(lián)在靜電保護(hù)電路中的多個(gè)晶體管構(gòu)成。
然而，在上面的結(jié)構(gòu)中，各保護(hù)晶體管的擊穿電壓彼此間起伏不定。結(jié)果，電荷被集中在晶體管中擊穿電壓最小的個(gè)別晶體管上。因此，EDS脈沖無(wú)法得到有效的削弱。
發(fā)明概述所以，本發(fā)明的一個(gè)目的是，提供一種靜電保護(hù)電路，它能阻止各保護(hù)晶體管之間擊穿電壓的起伏。
本發(fā)明的另一個(gè)目的是，提供一種靜電保護(hù)電路，它能在EDS脈沖加入時(shí)使保護(hù)晶體管的柵電極進(jìn)入穩(wěn)定的浮動(dòng)狀態(tài)。
本發(fā)明的再一個(gè)目的是，提供一種靜電保護(hù)電路，它能較容易地轉(zhuǎn)換到快速返回狀態(tài)。
本發(fā)明還有一個(gè)目的是，提供一種靜電保護(hù)電路，它能提高保護(hù)晶體管抗毀壞的能力。
按照本發(fā)明，靜電保護(hù)電路保護(hù)內(nèi)部電路免受由電極焊盤加入的電荷的影響。在這種情況下，靜電保護(hù)電路被接到電源上。
上面的靜電保護(hù)電路主要包括保護(hù)晶體管部分，第二個(gè)晶體管和第三個(gè)晶體管。
在這種情形中，保護(hù)晶體管部分包括具有第一個(gè)柵電極的第一個(gè)晶體管，以便通過(guò)釋放電荷來(lái)保護(hù)內(nèi)部電路。
此外，第二個(gè)晶體管控制第一個(gè)柵電極，使其在引入電源之前保持在浮動(dòng)狀態(tài)，另外，第三個(gè)晶體管給第一個(gè)柵電極加預(yù)定電壓。
結(jié)果，第一個(gè)晶體管的第一個(gè)柵電極被抬升，從而使其較容易地進(jìn)入浮動(dòng)狀態(tài)。進(jìn)而，擊穿電壓變低又使其較容易地進(jìn)入快速返回態(tài)。由此EDS脈沖得到有效地削弱。
換句話說(shuō)，第三個(gè)晶體管被插在第一個(gè)晶體管的柵電極和電極焊盤之間。因此，當(dāng)有EDS脈沖加入時(shí)，第一個(gè)晶體管的第一個(gè)柵電極的電位被插入的第三個(gè)晶體管的漏源電容穩(wěn)定抬升。結(jié)果，第一個(gè)柵電壓被抬升后抑制了擊穿電壓的浮動(dòng)并使擊穿電壓減小。從而，第一個(gè)晶體管很容易就轉(zhuǎn)換到快速返回態(tài)。
附圖簡(jiǎn)述

圖1所示為按照第一個(gè)常用例子的靜電保護(hù)電路的簡(jiǎn)圖；圖2所示為按照第二個(gè)常用例子的靜電保護(hù)電路的簡(jiǎn)圖；圖3所示為按照第三個(gè)常用例子的靜電保護(hù)電路的簡(jiǎn)圖；圖4所示為按照第一個(gè)常用例子的靜電保護(hù)電路的快速返回特性；圖5所示為按照第二個(gè)常用例子的靜電保護(hù)電路的快速返回特性；圖6所示為按照第三個(gè)常用例子的靜電保護(hù)電路的快速返回特性；圖7所示為按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路的簡(jiǎn)圖；圖8所示為按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路的快速返回特性；圖9所示為按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路的第一個(gè)布置圖；圖10所示為按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路的第二個(gè)布置圖；圖11所示為按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路的第三個(gè)布置圖。
優(yōu)選實(shí)施方案的描述為了更好地理解本發(fā)明，先參考圖1到圖6對(duì)常用的靜電保護(hù)電路做一下描述。靜電保護(hù)電路即相當(dāng)于本說(shuō)明書前文中描述的常規(guī)靜電保護(hù)電路。
(第一個(gè)常用例子)參考圖1，先對(duì)按照第一個(gè)常用例子的靜電保護(hù)電路做一下描述。
此靜電保護(hù)電路主要由一個(gè)P-溝道MOS晶體管PHT1和一個(gè)N-溝道MOS晶體管NHT1構(gòu)成。在這種情況下，晶體管PHT1和NHT1在電源端VDD和地端GND之間以串聯(lián)的方式連在一起。
更確切地說(shuō)，在P-溝道MOS晶體管PHT1中，源電極和柵電極一般與電源VDD相連，而在N-溝道MOS晶體管中，源電極和柵電極一般與地端GND相連。
在這種情形中，電極焊盤1和導(dǎo)線L1被接到P-溝道MOS晶體管PHT1與N-溝道MOS晶體管NHT1之間的連接點(diǎn)上。在這種條件下，靜電保護(hù)電路通過(guò)導(dǎo)線L1與內(nèi)部電路(未示出)連在一起。
在此，圖所示的靜電保護(hù)電路的快速返回特性示于圖4。
圖4中，波形10給出有EDS脈沖加入時(shí)所表現(xiàn)出的電壓和電流之間的關(guān)系。在圖4中，電壓BV1代表?yè)舸╇妷骸４送?，電壓VSP代表快速返回電壓，而電壓V10代表晶體管的毀壞電壓。還有，電流I10代表毀壞電流值。
在圖1所示的靜電保護(hù)電路中，在引入電源之前，地端GND接地，同時(shí)電源端處于打開(kāi)的狀態(tài)。結(jié)果，電路被置于截止?fàn)顟B(tài)。
在這種情況下，當(dāng)EDS脈沖被加到電極焊盤PAD1上時(shí)，由EDS脈沖造成的電荷經(jīng)N-溝道保護(hù)晶體管NHT1被釋放到地端GND。
在此，要指出的是，當(dāng)一個(gè)負(fù)電平的EDS脈沖被加到電極焊盤PAD1上時(shí)，N-溝道保護(hù)晶體管NHT1中N型漏電極和P型襯底之間形成PN結(jié)被加上正偏壓，電荷借助這個(gè)正向偏置的PN結(jié)得到釋放。另一方面，當(dāng)一個(gè)正電平的EDS脈沖被加到電極焊盤PAD1上時(shí)，P型襯底和N型漏電極被反偏。結(jié)果，電荷在擊穿后的快速返回電壓VSP態(tài)得到釋放。
(第二個(gè)常用例子)接下來(lái)，將參考圖2對(duì)按照第二個(gè)常用例子的靜電保護(hù)電路做一下描述。
在此，要注明的是，按照第二個(gè)常用例子的靜電保護(hù)電路已公開(kāi)于日本未審專利公開(kāi)No.Sho.62-105462(即，105462/1987)。
此靜電保護(hù)電路包括一個(gè)P-溝道保護(hù)晶體管PHT1和一個(gè)N-溝道保護(hù)晶體管NHT1，它們以串聯(lián)的方式彼此連在一起。在這種情況下，P-溝道保護(hù)晶體管PHT1被連到電源端VDD，而N-溝道保護(hù)晶體管NHT1被連到地端GND。
此外，電路包括一個(gè)靜電保護(hù)控制晶體管部分2，它具有一個(gè)P-溝道MOS晶體管PHCT1和一個(gè)N-溝道MOS晶體管NHCT1。
更準(zhǔn)確地說(shuō)，在P-溝道MOS晶體管PHT1中，源電極和柵電極一般與電源端VDD相連，而在N-溝道MOS晶體管NHT1中，源電極和柵電極一般與地端GND相連。在這種情況下，P-溝道MOS晶體管和N-溝道MOS晶體管以串聯(lián)的方式連在一起從而構(gòu)成輸入保護(hù)電路。
此外，P-溝道MOS晶體管PHT1的漏與N-溝道MOS晶體管的漏之間的連接點(diǎn)上連有一個(gè)電極焊盤PAD1和一根導(dǎo)線L1。在這種情況下，保護(hù)電路經(jīng)導(dǎo)線L1與內(nèi)部電路(未示出)連在一起。
并且，P-溝道MOS晶體管PHCT1的漏電極通過(guò)導(dǎo)線L3被連到P-溝道MOS晶體管PHT1的柵電極。此外，P-溝道MOS晶體管PHCT1的柵電極與地端GND相連，而源電極被接到電源端VDD。
此外，N-溝道MOS晶體管NHCT1的漏電極經(jīng)導(dǎo)線L2被連到N-溝道MOS晶體管NHT1的柵電極。此外，N-溝道MOS晶體管NHCT1的柵電極被接到電源端VDD，而源電極則被接到地端GND。
在這個(gè)輸入保護(hù)電路中，當(dāng)電極焊盤PAD1上加有負(fù)電平電壓時(shí)，N-溝道保護(hù)晶體管NHT1的PN結(jié)正偏，電荷借助PN結(jié)的正偏得到釋放，這與第一個(gè)常用例子相似。另一方面，當(dāng)電極焊盤上加有正電平電壓時(shí)，電荷的釋放則借助N-溝道保護(hù)晶體管NHT1的N型漏電極與P型襯底之間形成的正偏PN結(jié)進(jìn)行。
但是，在電源被引入半導(dǎo)體集成電路之前，由于保護(hù)控制晶體管部分2的N-溝道MOS晶體管NHCT1被關(guān)斷，所以N-溝道保護(hù)晶體管NHT1的柵電極被置為浮動(dòng)狀態(tài)。因此，與圖1所示的保護(hù)晶體管NHT1的擊穿電壓相比，圖2所示的N-溝道保護(hù)晶體管NHT1的擊穿電壓變低。
因此，與圖1中的保護(hù)晶體管NHT1相比，圖2中的保護(hù)晶體管NHT1更容易轉(zhuǎn)換到快速返回態(tài)。所以，與圖1所示的保護(hù)NHT1相比，圖2所示的保護(hù)晶體管NHT1中的靜電耗散能力可以有所提高，并進(jìn)一步使加在柵電極上的EDS脈沖得到消弱。
(第三個(gè)常用例子)
接下來(lái)，將參考圖3對(duì)按照第三個(gè)常用例子的靜電保護(hù)電路做一下描述。
如圖3所示，除了在P-溝道保護(hù)晶體管PHT1與N-溝道保護(hù)晶體管NHT1之間插入一個(gè)漏電極電阻DRES外，按照第三個(gè)例子的靜電保護(hù)電路與按照第二個(gè)例子的靜電保護(hù)電路相同。
參考圖5和圖6，所示分別為第二個(gè)例子和第三個(gè)例子在EDS脈沖下的快速返回特性。在這種情況下，圖5中的參考數(shù)字20所指為加EDS脈沖時(shí)的波形，而B(niǎo)V2代表?yè)舸╇妷骸４送?，圖5中VSP代表快速返回電壓而V10代表毀壞電壓。還有，圖5中的參考數(shù)字I10代表毀壞電流值。
同樣，圖6中的參考數(shù)字30所指為加EDS脈沖時(shí)的波形，而B(niǎo)V3代表?yè)舸╇妷?。此外，圖6中VSP代表快速返回電壓而V30代表毀壞電壓。還有，圖6中的參考數(shù)字I10代表毀壞電流值。
在此，盡管第三個(gè)例子的工作原理與第二個(gè)例子相似，但與圖5中第二個(gè)例子相比，在圖6所示的第三個(gè)例子中，當(dāng)經(jīng)過(guò)快速返回態(tài)VSP后，電流的傾斜度變小。如前面提到的，這是插入漏電極電阻DRES的結(jié)果。
因此，與圖5中第二個(gè)例子的晶體管毀壞電壓V10相比，圖6中第三個(gè)例子的晶體管毀壞電壓V20得到提高。結(jié)果，當(dāng)多個(gè)晶體管中的某一個(gè)晶體管進(jìn)入快速返回電壓VSP時(shí)，漏電極電壓被抬升。因此，很容易也能使剩下的晶體管進(jìn)入快速返回電壓VSP。
上面提到的常用例子存在第一個(gè)問(wèn)題。即，即使加大靜電保護(hù)電路中靜電保護(hù)晶體管的尺寸，也無(wú)法有效地消弱EDS脈沖。因此，已考慮使保護(hù)晶體管具有大的面積。為了增大晶體管的面積，通常必須將多個(gè)晶體管并聯(lián)在一起。
但是，在第一個(gè)例子中，當(dāng)通過(guò)并聯(lián)晶體管使面積增大時(shí)，各保護(hù)晶體管之間相應(yīng)的擊穿電壓出現(xiàn)起伏。結(jié)果，電荷被集中于擊穿電壓最小的個(gè)別晶體管上，因此，EDS脈沖無(wú)法得到有效的消弱。
此外，上面提到的常用例子中還存在第二個(gè)問(wèn)題，即，在靜電保護(hù)電路中，擊穿電壓的浮動(dòng)與用于抬升保護(hù)晶體管柵電極用的晶體管的形狀和布局位置有關(guān)。
更準(zhǔn)確地說(shuō)，第二個(gè)例子中，N-溝道保護(hù)晶體管NHT1的柵經(jīng)N-溝道保護(hù)控制晶體管NHCT1與地端GND相連。同樣，P-溝道保護(hù)晶體管PHT1的柵經(jīng)P-溝道保護(hù)控制晶體管PHCT1與電源端VDD相連。
結(jié)果，當(dāng)電源處于斷開(kāi)狀態(tài)時(shí)，N-溝道保護(hù)晶體管NHT1的柵電極被置成浮動(dòng)狀態(tài)。因此，N-溝道保護(hù)晶體管NHT1具有低的擊穿電壓從而很容易就轉(zhuǎn)入快速返回態(tài)。
但是，根據(jù)用于抬升N-溝道保護(hù)晶體管NHT1柵電極的N-溝道保護(hù)控制晶體管NHCT1的形狀和布局位置，N-溝道保護(hù)晶體管NHT1具有不同的引線電阻和接觸電阻。結(jié)果，在N-溝道保護(hù)晶體管NHT1中擊穿電壓起伏不定。
而且，上面提到的常用例子還存在第三個(gè)問(wèn)題。即，當(dāng)在靜電保護(hù)電路中插入電阻以起到靜電保護(hù)作用時(shí)，晶體管單位面積的電流容量將減小。
更準(zhǔn)確地說(shuō)，如圖3所示，在第三個(gè)例子中，漏電極電阻DRES被插在N-溝道保護(hù)晶體管NHT1和P-溝道保護(hù)晶體管PHT1之間。所以，經(jīng)過(guò)快速返回態(tài)和毀壞電壓V30之后的電流斜坡變緩從而很容易就轉(zhuǎn)入快速返回態(tài)。
例如，假設(shè)一個(gè)重?cái)v雜的N-型擴(kuò)散層的擴(kuò)散層電阻值為7Ω/□，長(zhǎng)為0.8um，寬為70um且阻值為0.08Ω。在此條件下，重?cái)v雜N-型擴(kuò)散層必須具有8um的長(zhǎng)度才可以獲得0.8Ω的阻值。因此，靜電保護(hù)電路的面積不可避免地要增加。在這種情況下，如果電阻與漏電極連在一起，晶體管單位面積的驅(qū)動(dòng)能力就會(huì)減小。
考慮到上面提到的問(wèn)題，本發(fā)明提供了一種靜電保護(hù)電路，它能阻止各保護(hù)晶體管之間擊穿電壓的浮動(dòng)，并能把保護(hù)晶體管的柵電極置成穩(wěn)定的浮動(dòng)狀態(tài)。
接下來(lái)，將參考圖7對(duì)按照本發(fā)明一個(gè)實(shí)施方案的靜電保護(hù)電路做一下描述。
如圖7所示，按照本發(fā)明一個(gè)實(shí)施方案給出的靜電保護(hù)電路主要具有一個(gè)保護(hù)晶體管部分BHT1，一個(gè)保護(hù)控制晶體管部分BHCT1和另一個(gè)保護(hù)控制晶體管部分BHCT2。在這種條件下，電極焊盤PAD1通過(guò)一根導(dǎo)線L1與內(nèi)部電路(未示出)相連。
保護(hù)晶體管部分BHT1由一個(gè)P溝道保護(hù)晶體管PHT1和一個(gè)N-溝道保護(hù)晶體管NHT1構(gòu)成。在此，P-溝道保護(hù)晶體管PHT1的源電極與電源端VDD相接。此外，P-溝道保護(hù)晶體管PHT1的柵電極通常通過(guò)一根導(dǎo)線L3與保護(hù)控制晶體管部分BHCT1中的P-溝道保護(hù)晶體管PHCT1的漏電極以及保護(hù)控制晶體管部分BHCT2中的N-溝道保護(hù)晶體管NHCT2的漏電極相連。
另一方面，N溝道保護(hù)晶體管NHT1的源電極與地端GND相接。此外，N-溝道保護(hù)晶體管NHT1的柵電極通常通過(guò)一根導(dǎo)線L2與保護(hù)控制晶體管部分BHCT1中的N-溝道保護(hù)晶體管NHCT1的漏電極以及保護(hù)控制晶體管部分BHCT2中的P-溝道保護(hù)晶體管PHCT2的漏電極相連。
保護(hù)控制晶體管部分BHCT1由一個(gè)P-溝道保護(hù)控制晶體管PHCT1和一個(gè)N-溝道保護(hù)控制晶體管NHCT1構(gòu)成。在這種情況下，P-溝道保護(hù)控制晶體管PHCT1的源電極被接到電源端VDD，而P-溝道保護(hù)控制晶體管PHCT1的柵電極則被接到地端GND。
另一方面，N-溝道保護(hù)控制晶體管NHCT1的的源電極被接到地端GND，而N-溝道保護(hù)控制晶體管NHCT1的柵電極則被接到電源端VDD。
保護(hù)控制晶體管部分BHCT2由一個(gè)P-溝道保護(hù)控制晶體管PHCT2和一個(gè)N-溝道保護(hù)控制晶體管NHCT2構(gòu)成。如圖7所示，P-溝道保護(hù)控制晶體管PHCT2的柵電極被接到電源端VDD，而N-溝道保護(hù)控制晶體管NHCT2的柵電極則被接到地端GND。
接下來(lái)，將參考圖7對(duì)上述實(shí)施方案的工作原理做一下解釋。
當(dāng)給所畫的電路加上電源時(shí)，由于柵電極與電源端VDD相連，N-溝道保護(hù)控制晶體管NHCT1被打開(kāi)。另一方面，由于柵電極與電源端VDD相連，P-溝道保護(hù)控制晶體管PHCT2被關(guān)掉。結(jié)果，N-溝道保護(hù)晶體管NHT1被置成截止?fàn)顟B(tài)。
另外，由于柵電極與地端GND相連，P-溝道保護(hù)控制晶體管PHCT1被打開(kāi)。而且，由于柵電極與地端GND相連，N-溝道保護(hù)控制晶體管NHCT2被關(guān)掉。結(jié)果，P-溝道保護(hù)晶體管PHT1被置成截止?fàn)顟B(tài)。
當(dāng)使電源處于關(guān)斷狀態(tài)且使電源端VDD打開(kāi)時(shí)，N-溝道保護(hù)晶體管NHT1與P-溝道保護(hù)晶體管PHT1的柵電極電位是可變的且被置成浮動(dòng)狀態(tài)。在這種條件下，當(dāng)EDS脈沖加到電極焊盤PAD1上時(shí)，EDS脈沖經(jīng)導(dǎo)線L1被傳輸?shù)絅-溝道保護(hù)晶體管NHT1的漏電極和P-溝道保護(hù)控制晶體管PHCT2的源電極。
在這種情況下，當(dāng)加到電極焊盤PAD1上的是一個(gè)負(fù)電平EDS脈沖時(shí)，N-溝道保護(hù)晶體管NHT1的N型漏電極與P型襯底之間形成PN結(jié)變?yōu)檎?。結(jié)果，在N-溝道保護(hù)晶體管NHT1中，由EDS脈沖提供的電荷從漏電極被釋放到源電極一側(cè)。
另一方面，當(dāng)加到電極焊盤PAD1上的是一個(gè)正電平EDS脈沖時(shí)，由于P型襯底與N型漏電極之間被反偏，因此發(fā)生穿通現(xiàn)象。結(jié)果，在N-溝道保護(hù)晶體管NHT1中，電荷從漏電極被釋放到源電極一側(cè)。
在這種情況下，當(dāng)電極焊盤PAD1的電位被抬升時(shí)，根據(jù)插在電極焊盤PAD1與N-溝道保護(hù)晶體管NHT1柵電極之間的P-溝道保護(hù)控制晶體管PHCT2的源漏電容，N-溝道保護(hù)晶體管NHT1柵電極的電位得到穩(wěn)定地抬升。因此，N-溝道保護(hù)晶體管NHT1的擊穿電壓在沒(méi)有浮動(dòng)的情況下變低。
再有，由于N-溝道保護(hù)晶體管NHT1的柵電極被置成浮動(dòng)狀態(tài)，因此很容易就可以使N-溝道保護(hù)晶體管NHT1進(jìn)入快速返回態(tài)。
同時(shí)，圖8給出了加EDS脈沖時(shí)保護(hù)晶體管表現(xiàn)出的快速返回特性。
在此，假設(shè)圖7中每一個(gè)N-溝道保護(hù)晶體管NHT1和P-溝道保護(hù)晶體管PHT1都是有多個(gè)晶體管構(gòu)成，圖4中擊穿電壓BV1高于毀壞電壓V10，且圖5中擊穿電壓BV2高于毀壞電壓V10。在這種情況下，當(dāng)多個(gè)晶體管中有一個(gè)被打開(kāi)時(shí)，電荷便集中在這個(gè)晶體管上，結(jié)果使這個(gè)晶體管燒毀。
然而，如果象圖8所示那樣，使擊穿電壓BV4低于毀壞電壓V10，則余下的晶體管就很容易打開(kāi)了。結(jié)果，電荷也分配到余下的晶體管中。所以，在圖7所示的靜電保護(hù)電路中EDS脈沖可以全部得到消除。
例如，當(dāng)EDS脈沖加到本實(shí)施方案時(shí)，N-溝道保護(hù)晶體管NHT1柵電極的電位從浮動(dòng)狀態(tài)被抬升到在N-溝道保護(hù)晶體管NHT1中能發(fā)生穿通的電位。由此，擊穿電壓被降低進(jìn)而使電荷分配能力得到大大提高。結(jié)果，驅(qū)動(dòng)能力增強(qiáng)。
還有，在圖7所示的本實(shí)施方案中，安置P-溝道保護(hù)控制晶體管PHCT2是為了抬升N-溝道保護(hù)晶體管NHT1柵電極的電位。在這種情況下，通過(guò)對(duì)普通P-溝道保護(hù)晶體管的一部分做一些改動(dòng)就可以裝配成一個(gè)晶體管PHCT2。所以，與第三個(gè)常用例子相比，沒(méi)有增加輸出界面部分的面積。
接下來(lái)，將參考圖9從版圖布局的角度描述一下保護(hù)控制晶體管部分BHCT2與N-溝道保護(hù)晶體管NHT1之間的位置關(guān)系。
圖9中，版圖上實(shí)現(xiàn)了N-溝道保護(hù)晶體管NHT1,N-溝道保護(hù)控制晶體管NHCT1和P-溝道保護(hù)控制晶體管PHCT2。在此，當(dāng)有EDS脈沖加到圖7所示的靜電保護(hù)電路時(shí)，由EDS脈沖提供的電荷被N-溝道保護(hù)晶體管NHT1釋放。此外，N-溝道保護(hù)控制晶體管NHCT1控制N-溝道保護(hù)晶體管NHT1柵電極的電位。
更確切地說(shuō)，每一個(gè)N-溝道保護(hù)晶體管NHT1,N-溝道保護(hù)控制晶體管NHCT1和NHCT2都是由一個(gè)源電極和一個(gè)漏電極以及一個(gè)柵電極GA構(gòu)成，源電極和漏電極由重?cái)v雜的N型擴(kuò)散層NP形成，柵電極則被安置在源電極和漏電極之間。
另一方面，每一個(gè)P-溝道保護(hù)晶體管PHT1,P-溝道保護(hù)控制晶體管PHCT1和PHCT2都是由一個(gè)源電極和一個(gè)漏電極以及一個(gè)柵電極GA構(gòu)成，源電極和漏電極由重?cái)v雜的P型擴(kuò)散層PP形成，柵電極則被安置在源電極和漏電極之間。
再者，圖9中，保護(hù)晶體管部分BHCT2被安置在靠近保護(hù)晶體管部分BHCT1的地方。在這種情況下，常希望N-溝道保護(hù)控制晶體管NHCT1的放大系數(shù)(β)一方面能與P-溝道保護(hù)控制晶體管PHCT1的放大系數(shù)(β)達(dá)到最佳適應(yīng)以便使N-溝道保護(hù)控制晶體管NHCT1失去作用，另一方面又要小于P-溝道保護(hù)控制晶體管PHCT2的放大系數(shù)(β)。
結(jié)果，N-溝道保護(hù)晶體管NHT1的柵電極被置成浮動(dòng)狀態(tài)從而均勻地減小了擊穿電壓。所以，N-溝道保護(hù)晶體管NHT1能簡(jiǎn)便快速地進(jìn)入快速返回態(tài)。進(jìn)而，由EDS脈沖引入的電荷很快得到釋放，同時(shí)加到N-溝道保護(hù)晶體管NHT1柵電極上的EDS脈沖電壓值也被大大消弱。
圖9中，假設(shè)保護(hù)晶體管部分BHT1與P-溝道保護(hù)控制晶體管PHCT2之間的距離被定為Δ1。在這種情況下，保護(hù)晶體管部分BHT1與N-溝道保護(hù)控制晶體管NHCT1之間的距離被定為三倍的Δ1。此外，N-溝道保護(hù)控制晶體管NHCT1的放大系數(shù)(β)比P-溝道保護(hù)控制晶體管PHCT2的小。結(jié)果，流入N-溝道保護(hù)控制晶體管NHCT1被有效地阻止。
例如，保護(hù)控制晶體管部分BHCT2的放大系數(shù)(β)為375，而N-溝道保護(hù)控制晶體管部分NHCT1的放大系數(shù)(β)為28。這樣，N-溝道保護(hù)控制晶體管部分NHCT1的放大系數(shù)(β)被降低到大約為保護(hù)控制晶體管部分BHCT2的1/13或更少。結(jié)果，使N-溝道保護(hù)晶體管NHT1的柵電極很容易就能轉(zhuǎn)換到浮動(dòng)狀態(tài)。
而且，圖9中，保護(hù)晶體管部分BHCT2被安置在靠近保護(hù)晶體管部分BHCT1的地方。因此，從P-溝道保護(hù)控制晶體管PHCT2漏電極流出的電荷并不流入N-溝道保護(hù)控制晶體管NHCT1。結(jié)果，N-溝道保護(hù)晶體管NHT1柵電極的電位被抬升。因此，很容易就使N-溝道保護(hù)晶體管NHT1柵電極的電位轉(zhuǎn)入浮動(dòng)狀態(tài)。
結(jié)果，擊穿電壓被降低了圖4中第一個(gè)常用例子的擊穿電壓BV1與圖8中的擊穿電壓BV4的電壓差。因此，本實(shí)施方案的靜電保護(hù)電路易于轉(zhuǎn)入快速返回態(tài)。
同樣，擊穿電壓被降低了圖5中第二個(gè)常用例子的擊穿電壓BV2與圖8中的擊穿電壓BV4的電壓差。因此，本實(shí)施方案的靜電保護(hù)電路易于轉(zhuǎn)入快速返回態(tài)。
既然是這樣，在GND接地并且給MIL標(biāo)準(zhǔn)人體模型加上正脈沖的條件下，對(duì)按照本實(shí)施方案的靜電保護(hù)電路進(jìn)行評(píng)估。評(píng)估的結(jié)果是，在靜電保護(hù)晶體管具有相同面積的條件下，圖1中第一個(gè)常用例子的輸入保護(hù)電路具有1500V的毀壞限制電壓。相對(duì)地，圖7中給出的按照本發(fā)明的保護(hù)電路具有2500V的毀壞限制電壓。因此，與第一個(gè)常用例子相比，本發(fā)明中的毀壞限制電壓被增大了1.5倍或更高。
接下來(lái)，將參考圖10從版圖布局的角度描述一下保護(hù)控制晶體管部分BHCT2與N-溝道保護(hù)晶體管NHT1之間的位置關(guān)系。
圖10中，版圖上實(shí)現(xiàn)了N-溝道保護(hù)晶體管NHT1,N-溝道保護(hù)控制晶體管NHCT1和P-溝道保護(hù)控制晶體管PHCT2。在此，當(dāng)有EDS脈沖加到圖7所示的靜電保護(hù)電路時(shí)，由EDS脈沖提供的電荷被N-溝道保護(hù)晶體管NHT1釋放。此外，N-溝道保護(hù)控制晶體管NHCT1控制N-溝道保護(hù)晶體管NHT1柵電極的電位。
圖10中，通過(guò)增加P溝道保護(hù)控制晶體管PHCT2的柵寬(W)使放大系數(shù)(β)增大。結(jié)果，當(dāng)N-溝道保護(hù)晶體管NHCT1的放大系數(shù)(β)很高，或者當(dāng)N-溝道保護(hù)晶體管NHCT1離N-溝道保護(hù)晶體管NHT1很近，或者兩種情況同時(shí)出現(xiàn)時(shí)，流入N-溝道保護(hù)控制晶體管NHCT1的電荷將受到阻止從而抬高了N-溝道保護(hù)晶體管NHT1柵電極的電位。
所以，很容易就使N-溝道MOS保護(hù)晶體管的柵電極進(jìn)入浮動(dòng)狀態(tài)。進(jìn)而，擊穿電壓變低又易于進(jìn)入快速返回狀態(tài)。從而，使EDS脈沖得到有效地削弱。
接下來(lái)，將參考圖11從版圖布局的角度描述一下保護(hù)控制晶體管部分BHCT2與N-溝道保護(hù)晶體管NHT1之間的位置關(guān)系。
圖11中，版圖上實(shí)現(xiàn)了N-溝道保護(hù)晶體管NHT1,N-溝道保護(hù)控制晶體管NHCT1和P-溝道保護(hù)控制晶體管PHCT2。在此，當(dāng)有EDS脈沖加到圖7所示的靜電保護(hù)電路時(shí)，由EDS脈沖提供的電荷被N-溝道保護(hù)晶體管NHT1釋放。此外，N-溝道保護(hù)控制晶體管NHCT1和P-溝道保護(hù)控制晶體管PHCT2控制N-溝道保護(hù)晶體管NHT1柵電極的電位。
圖11中，保護(hù)控制晶體管部分BHCT2被安置在遠(yuǎn)離保護(hù)晶體管部分BHT1的地方，以便增大柵寬(W)和放大系數(shù)(β)。當(dāng)保護(hù)控制晶體管部分BHCT2被安置在遠(yuǎn)離保護(hù)晶體管部分BHT1的地方時(shí)，它們之間的引線電阻增大。但是，隨著放大系數(shù)(β)的增大，P-溝道保護(hù)控制晶體管PHCT2的漏源電容也被增大。
因此，N-溝道保護(hù)晶體管NHT1的柵電極被抬升從而較容易地進(jìn)入浮動(dòng)狀態(tài)。進(jìn)而，擊穿電壓變低又易于進(jìn)入快速返回態(tài)。結(jié)果，使EDS脈沖得到有效地削弱。
在此，假設(shè)GND端可以替換VDD端，而N-溝道晶體管可以取代P-溝道晶體管。也就是說(shuō)，P-溝道保護(hù)晶體管可以被N-溝道保護(hù)晶體管NHT1代替，P-溝道保護(hù)控制晶體管PHCT1可以被N-溝道保護(hù)控制晶體管NHCT1代替，而N-溝道保護(hù)控制晶體管NHCT2可以取代P-溝道保護(hù)控制晶體管PHCT2。但并沒(méi)有說(shuō)在這種情況下可以獲得與前面提到的相同的效果。
權(quán)利要求
1．一種靜電保護(hù)電路，它保護(hù)內(nèi)部電路免受由電極焊盤加入的電荷的影響，并且被接到電源上，包括一個(gè)保護(hù)晶體管部分，它包括至少一個(gè)具有第一個(gè)柵電極的第一個(gè)晶體管，以便借助第一個(gè)晶體管釋放電荷來(lái)保護(hù)上述的內(nèi)部電路；第二個(gè)晶體管，它控制第一個(gè)柵電極，使其在引入電源之前處于浮動(dòng)狀態(tài)；第三個(gè)晶體管，它給第一個(gè)柵電極加預(yù)定電壓。
2．按照權(quán)利要求1的電路，其特征在于上述第一個(gè)晶體管還包括第一個(gè)源電極和第一個(gè)漏電極；上述第二個(gè)晶體管包括第二個(gè)源，漏和柵電極；上述第三個(gè)晶體管包括第三個(gè)源，漏和柵電極；上述第一個(gè)柵電極被接到上述第二個(gè)漏電極相連，而上述第二個(gè)漏電極被接到上述第三個(gè)漏電極相連。
3．按照權(quán)利要求2的電路，其特征在于上述第一和第二個(gè)源電極被接到地端，和上述第二與第三柵電極被接到電源端。4．按照權(quán)利要求3的電路，其特征在于上述第一和第二個(gè)晶體管中的每一個(gè)都包括一個(gè)N-溝道MOS晶體管，和上述第三個(gè)晶體管包括一個(gè)P-溝道MOS晶體管。
5．按照權(quán)利要求2的電路，其特征在于上述第一和第二個(gè)源電極被接到電源端，和上述第二和第三個(gè)柵電極被接到地端。
6．按照權(quán)利要求5的電路，其特征在于上述第一和第二個(gè)晶體管中的每一個(gè)都包括一個(gè)P-溝道MOS晶體管，和上述第三個(gè)晶體管包括一個(gè)N-溝道MOS晶體管。
7．按照權(quán)利要求1的電路，其特征在于上述電極焊盤經(jīng)一根導(dǎo)線與上述第三個(gè)源電極相連，和導(dǎo)線與上述內(nèi)部電路相連。
8．按照權(quán)利要求1的電路，其特征在于上述保護(hù)晶體管部分包括多個(gè)上述第一個(gè)晶體管，每一個(gè)晶體管都具有一個(gè)擊穿電壓，和上述第一個(gè)晶體管被置成浮動(dòng)狀態(tài)以減小擊穿電壓之間的浮動(dòng)。
9．按照權(quán)利要求8的電路，其特征在于靜電放電脈沖被加到上述電極焊盤上，和上述第一個(gè)晶體管被置成浮動(dòng)狀態(tài)以消弱靜電放電脈沖。
10．按照權(quán)利要求1的電路，其特征在于上述保護(hù)晶體管部分包括多個(gè)上述第一個(gè)晶體管，每一個(gè)晶體管都具有一個(gè)擊穿電壓，和與上述第二個(gè)晶體管相比，上述第三個(gè)晶體管被安置在離上述第一個(gè)晶體管更近的地方，以便均勻的減小擊穿電壓。
11．按照權(quán)利要求10的電路，其特征在于上述第二個(gè)晶體管具有第一個(gè)放大系數(shù)，而上述第三個(gè)晶體管具有第二個(gè)放大系數(shù)；第一個(gè)放大系數(shù)與第二個(gè)放大系數(shù)達(dá)到最佳適應(yīng)從而使上述第二個(gè)晶體管失去作用。
12．按照權(quán)利要求2的電路，其特征在于上述第三個(gè)晶體管被安置在靠近上述第一個(gè)晶體管的地方，從而在增大上述第三個(gè)晶體管柵寬的條件下提高上述第三個(gè)晶體管的放大系數(shù)。
13．按照權(quán)利要求2的電路，其特征在于與上述第二個(gè)晶體管相比，上述第三個(gè)晶體管被安置在離上述第一個(gè)晶體管較遠(yuǎn)的地方，從而在增大上述第三個(gè)晶體管柵寬的條件下提高上述第三個(gè)晶體管的放大系數(shù)。
14．一種靜電保護(hù)電路，它保護(hù)內(nèi)部電路免受由電極焊盤加入的電荷的影響，并且被接到電源上，包括一個(gè)保護(hù)晶體管部分，它包括帶有柵電極的第一個(gè)晶體管，以便借助第一個(gè)晶體管釋放電荷來(lái)保護(hù)內(nèi)部電路；和第二個(gè)晶體管，它被安置在柵電極和電極焊盤之間，以便穩(wěn)定抬升柵電極的電位。
15．按照權(quán)利要求14的電路，其特征在于上述第二個(gè)晶體管包括一個(gè)源和一個(gè)漏且在源漏之間有一個(gè)電容；借助電容使柵電位穩(wěn)定抬升。
全文摘要
一種靜電保護(hù)電路,用于保護(hù)內(nèi)部電路免受由電極焊盤加入的電荷的影響。上面的靜電保護(hù)電路主要包括保護(hù)晶體管部分,第二個(gè)晶體管部分和第三個(gè)晶體管部分。在這種情況下,保護(hù)晶體管部分包括具有第一個(gè)柵電極的第一個(gè)晶體管,以便通過(guò)釋放電荷保護(hù)內(nèi)部電路。第二個(gè)晶體管控制第一個(gè)柵電極,使其在引入電源之前處于浮動(dòng)狀態(tài)。第三個(gè)晶體管給第一個(gè)晶體管加預(yù)定電壓。
文檔編號(hào)H05F3/02GK1212509SQ9811661
公開(kāi)日1999年3月31日 申請(qǐng)日期1998年7月28日 優(yōu)先權(quán)日1997年7月28日
發(fā)明者植西康隆 申請(qǐng)人:日本電氣株式會(huì)社