專利名稱:具有不同材料結(jié)構(gòu)元件的半導體晶體管及其形成方法
技術(shù)領域：
本發(fā)明一般涉及一種半導體，更具體地涉及一種具有很小尺寸的半導體晶片管。
背景技術(shù)：
常規(guī)晶體管典型地對于源和漏極使用相同材料。對于特定應用定制所使用的材料。例如，對于其中需要從晶體管提供有效的功率需求的應用，希望具有高擊穿電壓的晶體管材料。這種材料包括已知具有高帶隙能的那些材料。目前，不對稱晶體管(asymmetric transistors)提供了改善晶體管器件性能的優(yōu)點。此外，對于需要高擊穿電壓和低漏結(jié)漏電流的晶體管，希望在漏區(qū)中采用高帶隙材料。
晶體管的另一設計參數(shù)考慮到晶體管溝道應變量。希望晶體管中的溝道應變盡可能高。為了最大化溝道應變，將高應變材料用在源和漏極中。然而，已知的高應變材料具有低帶隙能，并因此降低了晶體管的擊穿電壓，并產(chǎn)生較高的漏結(jié)漏電流。由此，晶體管的設計包括折衷以最大化不能在單一材料中發(fā)現(xiàn)的兩種所希望的性能。
其他人已經(jīng)提出使用不對稱摻雜劑注入的不對稱晶體管結(jié)構(gòu)。使用不對稱晶體管結(jié)構(gòu)的目的在于最小化結(jié)電容對電路性能的影響，降低結(jié)漏電流以及柵漏電流。
不對稱摻雜的晶體管不會涉及擊穿和由晶體管源和漏極中材料降低的帶隙能導致的結(jié)漏電。

發(fā)明內(nèi)容根據(jù)本發(fā)明的一方面，提供一種形成半導體器件的方法，包括提供半導體襯底；在半導體襯底上方形成控制電極；在半導體襯底內(nèi)并與控制電極相鄰地形成第一電流電極，第一電流電極具有第一預定半導體材料；和在半導體襯底內(nèi)并與控制電極相鄰地形成第二電流電極，以在半導體襯底內(nèi)形成溝道，第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料，選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料以優(yōu)化溝道應變。
根據(jù)本發(fā)明的另一方面，提供一種晶體管，包括半導體襯底；半導體襯底上方的控制電極；在半導體襯底上方并與控制電極第一側(cè)的一部分相鄰的第一電流電極，第一電流電極由第一預定半導體材料組成；和在半導體襯底上方并與控制電極第二側(cè)的一部分相鄰的第二電流電極，第一電流電極和第二電流電極形成控制電極下方的溝道，第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料，選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料以優(yōu)化溝道應變。
根據(jù)本發(fā)明的另一方面，提供一種形成晶體管的方法，包括提供半導體基底層；在半導體基底層上方形成電介質(zhì)層；通過對電介質(zhì)層進行重離子注入使一部分電介質(zhì)層無定形化；去除無定形的該部分電介質(zhì)層，并留下非無定形的剩余電介質(zhì)層；在半導體基底層上方其中去除無定形的那部分電介質(zhì)層的位置處形成半導體層，而不在其它位置形成半導體層；去除非無定形的剩余電介質(zhì)層；和完成形成第一晶體管，該第一晶體管具有將半導體層用作第一溝道材料的溝道，同時形成橫向相鄰的晶體管，該橫向相鄰的晶體管具有將半導體基底層用作與第一溝道材料不同的第二溝道材料的溝道。
借助于附圖中的實例說明本發(fā)明，但不限于附圖，其中相似的標記表示相似的元件。
圖1-8說明具有不同材料溝道的晶體管的半導體器件的截面圖形式；和圖9-19說明形成具有采用不對稱電流電極的晶體管的半導體器件的截面圖形式。
本領域技術(shù)人員應理解，為了簡單和清楚而說明圖中的元件，且圖中的元件不必按比例畫出。例如，可相對于其它元件放大圖中一些元件的尺寸，以有助于增強對本發(fā)明實施例的理解。
具體實施方式圖1中說明的是根據(jù)本發(fā)明的半導體器件10。提供了襯底12。在一種形式中，襯底12是嵌入的氧化物材料或者是任一種半導體材料。例如，可將諸如砷化鎵、鍺、硅鍺或其他材料的材料用作襯底材料。在襯底12上方形成半導體層，如硅、砷化鎵、鍺、硅鍺、碳化硅等。通過電介質(zhì)隔離區(qū)13將半導體層分成第一半導體層區(qū)14和第二半導體層區(qū)16。電介質(zhì)隔離區(qū)13可以是任一種電介質(zhì)材料且典型地為氧化物。
圖2中說明的是具有在第一半導體層區(qū)14、第二半導體層區(qū)16和電介質(zhì)隔離區(qū)13上方的氧化鉿層18的半導體器件10。在一種形式中，通過使用原子層沉積(ALD)或金屬有機化學氣相沉積(MOCVD)或物理氣相沉積(PVD)提供氧化鉿層18。氧化鉿層18是無定形氧化鉿層。應當理解，更一般地，可以采用借助于熱工藝結(jié)晶或多晶化(即，部分結(jié)晶化)的二元或三元金屬氧化物層實現(xiàn)氧化鉿層18。僅為了示范性目的，余下的討論將假設所使用的二元或三元金屬氧化物是氧化鉿。
圖3中說明的是經(jīng)受熱處理20的半導體器件10。熱處理20被說明為通過在高溫下退火半導體器件10，從而結(jié)晶并致密化氧化鉿層18，以形成多晶氧化鉿層19。典型的退火溫度大于500攝氏度，時間量部分地由氧化鉿層18的厚度以及氧化鉿層18的所需密度確定。應當注意，在替代形式中，通過直接沉積多晶氧化鉿將氧化鉿層18沉積到半導體器件10上。
圖4中說明的是半導體器件10，其中形成了在第二半導體層區(qū)16和電介質(zhì)隔離區(qū)13上方的那部分半導體器件10上方的光致抗蝕劑掩模22。保持光致抗蝕劑掩模22在原位，實施硅離子或任一種重離子的注入。例如，其它重離子包括鍺、氙或者鎵離子。應當理解，可以使用將無定形化多晶氧化鉿層19的任意重離子材料的注入，而不是沉積硅。在另一種形式中，可以實施硅的直接注入，而不是離子注入，以將氧化鉿層18變成無定形硅酸鹽層。
圖5中說明的是當完成圖4的注入之后的半導體10。注入改變注入了硅離子的位置的多晶氧化鉿層19。結(jié)果，多晶氧化鉿層19變成無定形氧化鉿層24。無定形氧化鉿層24在第一半導體層區(qū)14上方，而多晶氧化鉿層19在第二半導體層區(qū)16上方。在電介質(zhì)隔離區(qū)13上方的是無定形氧化鉿層24和多晶氧化鉿層19之間的界面。
圖6中說明的是半導體器件10，其中已經(jīng)去除了無定形氧化鉿層24。在一種形式中，使用常規(guī)濕法蝕刻工藝以干凈地去除無定形氧化鉿層24，而不去除任何下方的第一半導體層區(qū)14或多晶氧化鉿層19。濕法蝕刻對于鉿很具選擇性。在一種形式中，可使用稀釋的氫氟酸HF以去除無定形氧化鉿層24。
圖7中說明的是半導體器件10，其中形成在第一半導體層14上方的半導體層26。在一種形式中，半導體層26僅外延生長于暴露出的半導體材料上。因此，在電介質(zhì)隔離區(qū)13上方?jīng)]有形成半導體層26。在一種形式中，第一半導體層區(qū)14由硅鍺形成。明顯的是，其它半導體材料以及多種電介質(zhì)材料中的任一種可外延生長于第一半導體層區(qū)14上。半導體層26的生長停止于預定高度。在一種形式中，半導體層26的高度使之與多晶氧化鉿層19的高度相當，但是可形成任意其它高度。可將采用多種半導體材料中的任一種實施半導體層26，如硅、鍺、硅鍺、碳化硅、摻碳的硅和任一種原位摻雜形式的上述材料。將半導體層26選擇為與第一半導體層區(qū)14不同的材料。例如，如果半導體層區(qū)14是硅，則將半導體層26選擇為硅鍺、碳化硅、鍺或某些其它半導體材料。因此，應當理解，在處理中的這一點，已經(jīng)形成了具有兩個電隔離的區(qū)域的半導體器件，這兩個電隔離的區(qū)域具有兩種明顯不同的暴露出的半導體材料，從其形成附加的器件。
圖8中說明的是使用圖7結(jié)構(gòu)的半導體器件10的一種形式。進一步地在下文中，將結(jié)合圖9-19公開半導體器件10的另一種使用。圖8中，說明形成圖7的半導體器件10的第一晶體管46和第二晶體管48。開始，通過使用熱處理去除多晶氧化鉿層19，該熱處理化學去除氧化鉿。該熱處理的實例是使用氣態(tài)的HCl和加熱的組合的工藝。在Hobbs等人的WO 03/012850 A1中教導了這種熱工藝。多晶氧化鉿層19仍處于多晶相。隨后，在半導體層26和第二半導體層區(qū)16上形成薄的柵氧化層28。在第一半導體層區(qū)14和第二半導體層區(qū)16中的每一個內(nèi)形成具有柵極和間隔物(spacer)的常規(guī)晶體管。尤其，第一晶體管46形成有具有硅鍺材料的溝道，第二晶體管48形成有具有硅材料的溝道。因此，在單個工藝中，已經(jīng)形成具有不同材料的結(jié)構(gòu)元件的晶體管。晶體管46具有常規(guī)側(cè)壁間隔物32、柵極30和源極29及漏極31。晶體管48具有常規(guī)側(cè)壁間隔物36、柵極34和源極38及漏極40。
溝道42含有對于某些載流子類型與溝道44的導電性不同的增強的導電性。因此，對于第一半導體層區(qū)14與第二半導體層區(qū)16中的晶體管，能夠不同地優(yōu)化應變。由此，能夠采用具有與緊鄰但被隔離區(qū)隔開的晶體管48相比不同的帶隙材料的溝道材料形成晶體管46。例如，溝道材料的變化允許一個晶體管被設計為功率應用，而將另一個晶體管用于邏輯應用。在此詳述的方法中，使用氧化鉿作為掩模是在具有不同帶隙材料溝道的相同襯底上實現(xiàn)多個晶體管的有效工藝。在所公開的工藝中，不使用基于等離子體的蝕刻，與較少研磨化學去除的處理相反。
圖9中說明的是圖7中的半導體器件10的替代使用方案。為了方便說明，對于與圖1-8中元件相似的圖9-19中所示元件給出相同的元件數(shù)字。
應當注意，根據(jù)所需應用將電介質(zhì)隔離區(qū)13尺寸定為具有適當深度。因此，在本文描述的實施例中，通過在去除了多晶氧化鉿層19之后使用常規(guī)的濕法蝕刻，從先前說明的深度減小電介質(zhì)隔離區(qū)13的深度。如上文結(jié)合圖8所述，去除多晶氧化鉿層19。在一種形式中，柵極49和53是多晶硅，且通過常規(guī)的多晶硅沉積和蝕刻將其形成在薄的柵氧層28上。在另一種形式中，柵極49和柵極53由金屬形成，在另一種形式中，柵極49和53由金屬和多晶硅層的疊層形成。應當理解，不必將半導體器件10按比例畫出，由此柵極的高度和寬度可以顯著變化。在柵極49和53中每一個上方分別形成了絕緣體50和絕緣體54。在一個實施例中，沉積絕緣體50和54，但是根據(jù)柵極49和柵極53的材料成分，可以外延生長。絕緣體50和絕緣體54的高度選擇成使得柵疊層具有如下文所述的預定高度。在另一種形式中，不使用絕緣體50和絕緣體54，且柵結(jié)構(gòu)僅包括柵極49和柵極53。薄的間隔物52圍繞并包住柵極49、絕緣體50以及薄的柵氧化物層28。類似地，薄的間隔物56圍繞并包住柵極53、絕緣體54和薄的柵氧層28。在一種形式中，薄的間隔物52和薄的間隔物56是氮化物間隔物。
圖10中說明的是半導體器件10的進一步處理，其中進行硅凹進蝕刻，以產(chǎn)生與柵極49橫向相鄰的半導體層區(qū)14的減少量和與柵極53橫向相鄰的半導體層區(qū)16的減少量。因此，減小了半導體層26的尺寸，且半導體層26僅存在于柵極49和薄的柵氧層28的正下方。由于半導體層26存在于與柵極49相關(guān)的柵疊層中，而不存在于與柵極53相關(guān)的柵疊層中，因此，具有柵極49的柵疊層較高。應當注意，去除明顯數(shù)量的第一半導體層區(qū)14和第二半導體層區(qū)16導致分別去除了對于柵極49和53中的每一個典型地是源和漏區(qū)的部分。該形成允許對于柵極49和53中的每一個隨后形成凹進的源和漏極。
圖11中說明的是半導體器件10的進一步處理，其中進行硅或重離子成角度的(angled)淺注入，以通過使用重離子注入實現(xiàn)使得電介質(zhì)層成為無定形。除了硅之外的其它示范性離子包括鎵、鍺、硅、氙等。為了避免對半導體器件10下部各層的損傷，注入是相對低能量的注入。例如，希望是不高于10Kev的注入能量，并且優(yōu)選在3-5Kev或更小范圍內(nèi)的注入能量。首先，進行共形保護電介質(zhì)層58的沉積。該沉積是可選的工藝步驟，且在一種形式中，將材料TEOS用作電介質(zhì)。當使用共形保護介質(zhì)層58時，在共形保護介質(zhì)層58上方沉積共形氧化鉿層60。與之前實施例相同，更一般地，可以采用借助于熱工藝結(jié)晶或多晶化(即，部分結(jié)晶化)的二元或三元金屬氧化物層實現(xiàn)氧化鉿層60。如果沉積時氧化鉿沒有結(jié)晶，則可以進行使氧化鉿致密化和結(jié)晶的可選熱處理。一旦形成了共形保護電介質(zhì)層58和共形氧化鉿層60，就進行重離子成角度注入。在所示形式中，成角度注入從左到右。應當理解，成角度注入方向可以反向。假設實施了硅成角度注入。然而，可使用其它注入種類如鍺。共形氧化鉿層60的暴露區(qū)域無定形化，且形成了無定形的氧化鉿層66。使用成角度注入形成了遮蔽區(qū)(shadow region)62和遮蔽區(qū)64，其中沒有注入離子撞擊氧化鉿。在這些區(qū)域中，氧化鉿沒有無定形化，而是以多晶形式保持共形氧化鉿層60。
應當理解，可以通過幾種技術(shù)調(diào)整遮蔽區(qū)62和遮蔽區(qū)64。例如，可調(diào)整注入角度以改變遮蔽區(qū)62和遮蔽區(qū)64每一個中的面積量。此外，可將柵極49和柵極53或者柵極49/絕緣體50和柵極53/絕緣體54的高度制作得較大(即，較高)，以分別增加遮蔽區(qū)62和遮蔽區(qū)64的長度。由于對于一些工藝不需要高柵極結(jié)構(gòu)，因此將柵極49和柵極53制作得比所示出的小，且將絕緣體50和絕緣體54制作的比所示出的高。在另一實施例中，不使用絕緣體50和絕緣體54，且開始就將柵極49和柵極53形成得比所需高很多，并且在成角度注入之后，隨后減小高度。還應當注意，在另一種形式中，可以形成集成電路上的不同晶體管使之具有不同的柵疊層高度。例如，絕緣體50可具有與絕緣體54不同的高度，以產(chǎn)生不同的遮蔽區(qū)長度。替代地，當不使用絕緣體50和絕緣體54時，可以形成柵極49使之與柵極53不同的高度。
圖12中說明的是半導體器件10的進一步處理，其中如果存在，通過常規(guī)基于HF的濕法蝕刻去除無定形氧化鉿層66和下面的共形保護電介質(zhì)層58。濕法蝕刻對無定形氧化鉿和TEOS很具選擇性，在一種形式中，該TEOS是用于共形保護電介質(zhì)層58的材料。作為成角度注入的結(jié)果，共形氧化鉿層60的剩余部分僅沿著柵極49和柵極53中每一個的一側(cè)，且其僅自這些柵極的一側(cè)橫向延伸一段短的距離。
圖13中說明的是半導體器件10的進一步處理，其中半導體區(qū)70和半導體區(qū)72選擇性外延生長在第一半導體層區(qū)14和第二半導體層區(qū)16的暴露部分上。半導體區(qū)70和半導體區(qū)72的適合材料是硅鍺(SiGe)、鍺(Ge)、碳化硅(SiC)、硅(Si)和其它半導體材料。這些材料可以原位摻雜或隨后摻雜。半導體區(qū)70和半導體區(qū)72將用作各個相鄰的柵極的源或漏極。如果用作源極，則半導體區(qū)70和半導體區(qū)70將用作溝道應力源(stressor)。如果用作漏極，則半導體區(qū)70和半導體區(qū)72被選擇為高帶隙能材料(摻碳的硅或碳化硅或硅)。
圖14中說明的是半導體器件10的進一步處理，其中通過使用化學去除氧化鉿的熱處理，去除共形氧化鉿層60。該熱處理的實例是使用氣態(tài)的HCl和加熱的組合的工藝。如前所述，在Hobbs等人的WO03/012850 A1中教導了這種熱處理。
圖15中說明的是半導體器件10的進一步處理，其中使用常規(guī)濕法蝕刻選擇性去除共形保護電介質(zhì)層58。作為蝕刻和去除共形氧化鉿層60的結(jié)果，第一半導體層區(qū)14和第二半導體層區(qū)16分別暴露于柵極49和柵極53的右側(cè)。這些暴露出的區(qū)域允許隨后形成第二凹進電流電極的區(qū)域。
圖16中說明的是半導體器件10的進一步處理，其中進行第二次硅或重離子成角度注入。首先，進行共形保護電介質(zhì)層74的沉積。該沉積是可選工藝步驟，且在一種形式中，將材料TEOS用作電介質(zhì)。當使用共形保護電介質(zhì)層74時，在共形保護電介質(zhì)層74上方沉積共形氧化鉿層75。氧化鉿層75是無定形氧化鉿層。應當理解，更一般地，可以采用借助于熱工藝結(jié)晶或多晶化(即，部分結(jié)晶)的二元或三元金屬氧化物層實現(xiàn)氧化鉿層75。僅為了示范性目的，余下討論將假設所使用的二元或三元金屬氧化物是氧化鉿。如果剛沉積時氧化鉿不是結(jié)晶的，則可進行使氧化鉿致密化并結(jié)晶的可選熱處理。一旦形成了共形保護電介質(zhì)層74和共形氧化鉿層75，就進行重離子成角度注入。在所說明的形式中，成角度注入從右到左。假設實施硅成角度注入。共形氧化鉿層75的暴露區(qū)域變成無定形的，且形成了無定形氧化鉿層76。使用成角度注入形成了遮蔽區(qū)78和遮蔽區(qū)80，其中沒有注入離子撞擊氧化鉿。在那些區(qū)域中，氧化鉿沒有無定形化，而是以多晶形式保持共形氧化鉿層75。
圖17中說明的是半導體器件10的進一步處理，其中如果存在，通過常規(guī)的基于HF的濕法蝕刻去除無定形氧化鉿層76和下方的共形保護電介質(zhì)層74。濕法蝕刻對于無定形氧化鉿和TEOS很具選擇性。作為成角度注入的結(jié)果，共形氧化鉿層75的余下部分僅沿著柵極49和柵極53中每一個的一側(cè)，且僅從這些柵極一側(cè)橫向延伸一段短的距離。
圖18中說明的是半導體器件10的進一步處理，其中半導體區(qū)84和半導體區(qū)86分別選擇性外延生長在第一半導體層區(qū)14和第二半導體層區(qū)16的暴露部分上。半導體區(qū)84和半導體區(qū)86的適合材料是硅鍺、鍺、碳化硅、硅和其它半導體材料。不管選擇哪種材料，半導體區(qū)84和半導體區(qū)86是不同于半導體區(qū)70和半導體區(qū)72的材料。這些材料可以原位摻雜或者隨后摻雜。半導體區(qū)84和半導體區(qū)86將用作各個相鄰柵極的源極或漏極。如果用作源極，則半導體區(qū)84和半導體區(qū)86將用作溝道應力源。如果用作漏極，則將半導體區(qū)84和半導體區(qū)86選擇為高帶隙能材料(摻碳的硅或者碳化硅或硅)。在這一點上，通過使用化學去除氧化鉿的熱處理，去除共形氧化鉿層75。該熱處理的實例是使用氣態(tài)HCl和加熱的組合的工藝。如前所述，在Hobbs等人的WO 03/012850 A1中教導了這種熱處理。在去除了共形氧化鉿層75之后，通過常規(guī)濕法蝕刻去除共形保護電介質(zhì)層74，以形成圖18中所說明的結(jié)構(gòu)。應當理解，可實施對半導體器件10進一步的常規(guī)處理如暈圈注入(halo implantation)或源/漏極調(diào)整注入，以進一步調(diào)整半導體器件10的性能參數(shù)。
圖19中說明的是半導體器件10的進一步處理，以說明在柵極49和柵極53周圍形成功能晶體管。薄的間隔物52變成在柵極49周圍和與柵極49橫向相鄰的半導體區(qū)70和半導體區(qū)84的一部分上方延伸的側(cè)壁氧化物間隔物88。在形成硅化物補償間隔物(offset spacer)90之前或期間，通過干法蝕刻工藝從柵極49(和絕緣體50)上方去除薄的間隔物52的頂部部分。也去除絕緣體50。在半導體區(qū)70內(nèi)形成的是硅化物區(qū)92，且在半導體區(qū)84內(nèi)形成的是硅化物區(qū)94。通過硅化物區(qū)93制造柵極49的電接觸。應當注意，如果柵極49由金屬形成，則不需要硅化物區(qū)93，且側(cè)壁氧化物間隔物88和硅化物補償間隔物90基本上終止在柵極49的側(cè)壁頂部處。
類似地，薄的間隔物56變成在柵極53周圍和在與柵極53橫向相鄰的半導體區(qū)72和半導體區(qū)86的一部分上方延伸的側(cè)壁氧化物間隔物95。在形成硅化物補償間隔物96之前或期間，通過干法蝕刻工藝從柵極53(以及絕緣體54)去除上方薄的間隔物56的頂部部分。也去除絕緣體54。在半導體區(qū)72內(nèi)形成的是硅化物區(qū)97，在半導體區(qū)86內(nèi)形成的是硅化物區(qū)98。通過硅化物區(qū)99制作柵極53的電觸點。應當注意，如果柵極53由金屬形成，則也不需要硅化物區(qū)99，且側(cè)壁氧化物間隔物95和硅化物補償間隔物96基本上終止在柵極53側(cè)壁的頂部上。使用硅化物補償間隔物90和硅化物補償間隔物96是可選的。
現(xiàn)在，應當理解，提供了一種半導體方法和具有不對稱源電極和漏電極材料的晶體管結(jié)構(gòu)以及具有不對稱溝道材料的晶體管?？梢詫τ诰唧w的功率和性能需求優(yōu)化源、漏和溝道材料，以及對于應變進行優(yōu)化。由于理想的晶體管結(jié)構(gòu)是對于漏極為高帶隙材料且對于源極為低帶隙的應變材料，因此，所公開的晶體管結(jié)構(gòu)和方法可用于在同一晶體管中實現(xiàn)優(yōu)化的不同材料。
在前述說明中，已經(jīng)參考具體實施例描述了本發(fā)明。然而，本領域技術(shù)人員理解，可以作出各種修改和變化而不背離如以下的權(quán)利要求
中提出的本發(fā)明的范圍。例如，可使用晶體管結(jié)構(gòu)和方法，其中沒有凹進的源電極和漏電極，如在諸如平面完全耗盡的SOI晶體管或垂直多柵極器件的超薄體晶體管中。換句話說，可實施其中通過使用不對稱材料(即，漏極和源極都是橫向的且在柵極下方)升高源極和漏極的晶體管。在此教導的結(jié)構(gòu)可應用到具有柵極側(cè)壁間隔物的所有晶體管中。而且，可實現(xiàn)各種類型的晶體管，如雙極型、納米晶體、GaAs等。需要建立在源極或漏極上的結(jié)構(gòu)的任何集成都將通過使用不對稱結(jié)構(gòu)來增強。可使用能夠通過熱處理結(jié)晶或部分結(jié)晶并且能夠無定形化且能夠通過化學處理隨后去除的除HfO2之外的其他無定形二元或三元金屬氧化物。因此，說明書和附圖被認為是示意性而非限制性意義，且希望所有這種修改都包括在本發(fā)明的范圍內(nèi)。
在一種形式中，在此提供了一種用于形成晶體管半導體器件的方法。提供半導體襯底。形成半導體襯底上方的控制電極。形成在半導體襯底內(nèi)并與控制電極相鄰的第一電流電極，該第一電流電極具有第一預定半導體材料。提供在半導體襯底內(nèi)并且與控制電極相鄰的第二電流電極，以在半導體襯底內(nèi)形成溝道，第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料。選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料，以優(yōu)化溝道應變。在一個示范性形式中，將第一預定半導體材料選擇為碳化硅，并將第二預定半導體材料選擇為硅鍺。通過在襯底上半導體區(qū)的上方形成控制電極，形成第一電流電極和第二電流電極。在控制電極周圍并與控制電極橫向相鄰地形成氧化鉿的第一共形層。從第一側(cè)方向?qū)刂齐姌O進行第一次成角度注入，并沿著控制電極的第一側(cè)和在控制電極上方使氧化鉿的第一共形層無定形化。去除沿著控制電極的第一側(cè)、在控制電極上方已經(jīng)無定形化以及與控制電極的第一側(cè)橫向相鄰的氧化鉿的第一共形層。通過從半導體區(qū)的第一暴露部分外延生長形成第一電流電極。沿著控制電極與其第一側(cè)相對的第二側(cè)并且與控制電極的第二側(cè)橫向相鄰，去除氧化鉿的第一共形層。在控制電極周圍并與控制電極橫向相鄰且在第一電流電極上方形成氧化鉿的第二共形層。從與第一側(cè)方向相對的第二側(cè)方向?qū)刂齐姌O進行第二次成角度離子注入，且沿著控制電極第二側(cè)和在控制電極上方使氧化鉿的第一共形層無定形化。去除沿著控制電極的第二側(cè)、在控制電極上方已經(jīng)無定形化以及與控制電極的第二側(cè)橫向相鄰的氧化鉿的第二共形層。通過從半導體區(qū)外延生長形成第二電流電極。通過從半導體區(qū)的第二暴露部分外延生長形成第二電流電極。在另一種形式中，通過在控制電極上方形成絕緣材料而垂直延伸控制電極，在第一次成角度注入和第二次成角度注入期間，該延伸放大與控制電極相鄰的預定遮蔽區(qū)。在另一種形式中，形成具有控制電極、第一電流電極和第二電流電極的第二半導體器件，第二半導體器件由隔離區(qū)與第一半導體器件隔開，并且具有與第一器件的溝道材料成分不同的材料成分的溝道。在另一種形式中，將隔離區(qū)用于形成第一半導體區(qū)和第二半導體區(qū)。在形成第一半導體器件和第二半導體器件的控制電極之前，在第一半導體區(qū)、隔離區(qū)和第二半導體區(qū)上方形成氧化鉿的最初共形層。使第一半導體區(qū)上方的氧化鉿的最初共形層無定形化并將其去除。在第一半導體區(qū)的暴露部分上形成預定溝道材料，同時在第二半導體區(qū)上不形成預定溝道材料。從第二半導體區(qū)去除氧化鉿的最初共形層。
在另一種形式中，提供了一種具有半導體襯底的晶體管?？刂齐姌O在半導體襯底上方。第一電流電極在半導體襯底上方，且與控制電極的第一側(cè)的一部分相鄰。第一電流電極是第一預定半導體材料。第二電流電極在半導體襯底上方，且與控制電極的第二側(cè)的一部分相鄰，第一電流電極和第二電流電極形成在控制電極下方的溝道。第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料。選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料以優(yōu)化溝道應變。第二晶體管與該晶體管橫向相鄰，且由隔離材料隔開，第二晶體管是具有溝道的晶體管，第二半導體器件的第二溝道具有與第一半導體器件的溝道材料不同的溝道材料成分。第二晶體管包括柵極、第一和第二電流電極，其分別具有與晶體管的柵極、第一電流電極和第二電流電極相同的材料成分。在一種形式中，第一預定晶體管材料是硅鍺，第二預定半導體材料是碳化硅。在另一種形式中，半導體層在襯底上方，且在襯底和第一電流電極及第二電流電極中的每一個之間，半導體層在控制電極正下方比與控制電極相鄰具有更大的高度。在另一方式中，補償間隔物橫向圍繞控制電極。
在再一種形式中，公開了通過提供半導體基底層而形成晶體管的方法。在半導體基底層上方形成電介質(zhì)層。通過對電介質(zhì)層進行重離子注入使一部分電介質(zhì)層無定形化。去除無定形的該部分電介質(zhì)層，并留下非無定形的剩余電介質(zhì)層。在去除無定形的那部分電介質(zhì)層的位置處形成半導體上方的半導體層，而在其它位置不形成半導體層。去除非無定形的剩余電介質(zhì)層。形成具有將半導體層用作第一溝道材料的溝道的第一晶體管。形成具有將半導體基底層用作第二溝道材料的溝道的橫向相鄰的晶體管，該第二溝道材料與第一溝道材料不同。在另一形式中，采用第一半導體材料同時形成第一晶體管和橫向相鄰晶體管中的每一個的第一電流電極。采用不同于第一半導體材料的第二半導體材料，形成第一晶體管和橫向相鄰晶體管中的每一個的第二電流電極。在另一種形式中，通過從半導體基底層外延生長同時形成第一晶體管和橫向相鄰晶體管中每一個的第一電流電極，同時通過第一非無定形的電介質(zhì)阻擋在用于定位第二電流電極的區(qū)域下方的半導體基底層。通過從半導體基底層外延生長同時形成第一晶體管和橫向相鄰晶體管中每一個的第二電流電極，同時通過第二非無定形的電介質(zhì)阻擋第一晶體管和橫向相鄰晶體管的第一電流電極。在一種形式中，將氧化鉿用作電介質(zhì)層。在一種形式中，使用成角度重離子注入以電介質(zhì)層的該部分無定形化。通過使用第一晶體管控制電極的高度形成遮蔽區(qū)，遮蔽區(qū)限定非無定形的剩余電介質(zhì)層。在另一種形式中，通過在控制電極上形成絕緣材料臨時延伸控制電極的高度，控制電極在成角度重離子注入期間具有延伸高度。當使用時，在完成第一晶體管之前從控制電極去除絕緣材料。將成角度重離子注入的角度調(diào)整為預定值，以形成具有預定最小面積的遮蔽區(qū)。在一種形式中，電介質(zhì)層是金屬氧化物。在另一種形式中，在使該部分電介質(zhì)層無定形化之前通過熱工藝使電介質(zhì)層多晶化。
上面已經(jīng)針對具體實施例描述了益處、其它優(yōu)點和對問題的解決方案。然而，不將益處、優(yōu)點、對問題的解決方案，以及可能導致任何益處、優(yōu)點、解決方案發(fā)生或更顯著的任何要素解釋成任何或所有權(quán)利要求
中關(guān)鍵的、需要的或者實質(zhì)的特征或要素。如在此所使用的，術(shù)語“包括”或其任何變形都希望涵蓋非排他性的包括，以使得包括要素列表的工藝、方法、產(chǎn)品或裝置不僅包括這些要素，而且包括沒有明確列出的其它要素或?qū)τ谶@種工藝、方法、產(chǎn)品或裝置固有的其它要素。如在此所使用的，術(shù)語“一個”限定為一個或多于一個。如在此所使用的，術(shù)語“多個”限定為兩個或多于兩個。如這里所使用的，術(shù)語“另一個”限定為至少第二個或更多。如在此所使用的，術(shù)語“包括”和/或“具有”限定為包括(即開放式語言)。如在此所使用的，術(shù)語“耦合”限定為連接，盡管不必直接，也不必機械地連接。
權(quán)利要求
1.一種形成半導體器件的方法，包括提供半導體襯底；在半導體襯底上方形成控制電極；在半導體襯底內(nèi)并與控制電極相鄰地形成第一電流電極，第一電流電極具有第一預定半導體材料；和在半導體襯底內(nèi)并與控制電極相鄰地形成第二電流電極，以在半導體襯底內(nèi)形成溝道，第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料，選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料以優(yōu)化溝道應變。
2.如權(quán)利要求
1的方法，還包括將第一預定半導體材料選擇為碳化硅；和將第二預定半導體材料選擇為硅鍺。
3.如權(quán)利要求
1的方法，其中所述形成第一電流電極和第二電流電極還包括在半導體襯底上的半導體區(qū)上方形成控制電極；在控制電極周圍并與控制電極橫向相鄰地形成二元或三元金屬氧化物的第一共形層；從第一側(cè)方向?qū)刂齐姌O進行第一成角度離子注入，并使沿著控制電極的第一側(cè)和在控制電極上方的二元或三元金屬氧化物的第一共形層無定形化；去除沿著控制電極的第一側(cè)、在控制電極上方已經(jīng)無定形化以及與控制電極的第一側(cè)橫向相鄰的二元或三元金屬氧化物的第一共形層；從半導體區(qū)的第一暴露部分通過外延生長形成第一電流電極；去除沿著控制電極的第二側(cè)并且與控制電極的第二側(cè)橫向相鄰的二元或三元金屬氧化物的第一共形層，該第二側(cè)與第一側(cè)相對；在控制電極周圍、與控制電極橫向相鄰和在第一電流電極上方形成二元或三元金屬氧化物的第二共形層；從第二側(cè)方向?qū)刂齐姌O進行第二成角度離子注入，該第二側(cè)方向與第一側(cè)方向相對，并使沿著控制電極的第二側(cè)和在控制電極上方的二元或三元金屬氧化物的第一共形層無定形化；去除沿著控制電極的第二側(cè)、在控制電極上方已經(jīng)無定形化以及與控制電極的第二側(cè)橫向相鄰的二元或三元金屬氧化物的第二共形層；和從半導體區(qū)的第二暴露部分通過外延生長形成第二電流電極。
4.如權(quán)利要求
3的方法，還包括通過在控制電極上方形成絕緣材料而垂直延伸控制電極，在第一成角度注入和第二成角度注入期間延伸放大與控制電極相鄰的預定遮蔽區(qū)。
5.如權(quán)利要求
3的方法，還包括將二元或三元金屬氧化物的第一共形層和二元或三元金屬氧化物的第二共形層中的每一個實施為氧化鉿層。
6.如權(quán)利要求
1的方法，還包括形成第二半導體器件，其具有控制電極、第一電流電極和第二電流電極，第二半導體器件由隔離區(qū)與所述半導體器件隔開，并具有與所述半導體器件的溝道材料成分不同的材料成分的溝道。
7.如權(quán)利要求
6的方法，其中所述形成第二半導體還包括使用隔離區(qū)，以形成第一半導體區(qū)和第二半導體區(qū)，并且在形成所述半導體器件和所述第二半導體器件的控制電極之前在第一半導體區(qū)、隔離區(qū)和第二半導體區(qū)上方形成氧化鉿的最初共形層，使第一半導體區(qū)上方的氧化鉿的最初共形層無定形化并將其去除；在第一半導體區(qū)的暴露部分上形成預定溝道材料，同時在第二半導體區(qū)上不形成預定溝道材料；和從第二半導體區(qū)去除氧化鉿的最初共形層。
8.一種晶體管，包括半導體襯底；半導體襯底上方的控制電極；在半導體襯底上方并與控制電極第一側(cè)的一部分相鄰的第一電流電極，第一電流電極由第一預定半導體材料組成；和在半導體襯底上方并與控制電極第二側(cè)的一部分相鄰的第二電流電極，第一電流電極和第二電流電極形成控制電極下方的溝道，第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料，選擇第一預定半導體材料以優(yōu)化第一電流電極的帶隙能，且選擇第二預定半導體材料以優(yōu)化溝道應變。
9.如權(quán)利要求
8的晶體管，包括第二晶體管，該第二晶體管與所述晶體管橫向相鄰并由隔離材料隔開，第二晶體管具有第二溝道，所述第二晶體管的第二溝道具有與所述晶體管的溝道的材料成分不同的溝道材料成分，所述第二晶體管包括控制電極、第一電流電極和第二電流電極，其分別具有與所述晶體管的控制電極、第一電流電極和第二電流電極相同的材料成分。
10.如權(quán)利要求
8的晶體管，其中所述第一預定半導體材料包括硅鍺、鍺、硅、碳化硅、摻碳的硅和其任何原位摻雜形式中的任一種，第二預定半導體材料包括硅鍺、鍺、硅、碳化硅、摻碳的硅和其任何原位摻雜形式中的任一種。
11.如權(quán)利要求
8的晶體管，還包括半導體層，該半導體層在半導體襯底上方并在半導體襯底和第一電流電極及第二電流電極中的每一個之間，所述半導體層在控制電極下方比與控制電極相鄰具有更大的高度。
12.如權(quán)利要求
8的晶體管，還包括橫向圍繞控制電極的補償間隔物。
13.一種形成晶體管的方法，包括提供半導體基底層；在半導體基底層上方形成電介質(zhì)層；通過對電介質(zhì)層進行重離子注入使一部分電介質(zhì)層無定形化；去除無定形的該部分電介質(zhì)層，并留下非無定形的剩余電介質(zhì)層；在半導體基底層上方其中去除無定形的那部分電介質(zhì)層的位置處形成半導體層，而不在其它位置形成半導體層；去除非無定形的剩余電介質(zhì)層；和完成形成第一晶體管，該第一晶體管具有將半導體層用作第一溝道材料的溝道，同時形成橫向相鄰的晶體管，該橫向相鄰的晶體管具有將半導體基底層用作與第一溝道材料不同的第二溝道材料的溝道。
14.如權(quán)利要求
13的方法，其中所述完成形成第一晶體管還包括同時采用第一半導體材料形成第一晶體管和橫向延伸晶體管中每一個的第一電流電極；和同時采用第二半導體材料形成第一晶體管和橫向相鄰晶體管中每一個的第二電流電極，第二半導體材料不同于第一半導體材料。
15.如權(quán)利要求
14的方法，其中所述完成形成第一晶體管還包括從半導體基底層通過外延生長同時形成第一晶體管和橫向相鄰的晶體管中每一個的第一電流電極，同時通過第一非無定形的電介質(zhì)阻擋在用于定位第二電流電極的區(qū)域下方的半導體基底層；和從半導體基底層外通過延生長同時形成第一晶體管和橫向相鄰的晶體管中每一個的第二電流電極，同時通過第二非無定形的電介質(zhì)阻擋第一晶體管和橫向相鄰的晶體管的第一電流電極。
16.如權(quán)利要求
13的方法，還包括將氧化鉿用作電介質(zhì)層。
17.如權(quán)利要求
13的方法，還包括將電介質(zhì)層實施為無定形的二元或三元金屬氧化物，其能借助于熱工藝改變?yōu)榻Y(jié)晶或多晶形式。
18.如權(quán)利要求
13的方法，還包括使用成角度重離子注入，以使部分電介質(zhì)層無定形化；和利用第一晶體管的控制電極的高度形成遮蔽區(qū)，該遮蔽限定非無定形的剩余電介質(zhì)層。
19.如權(quán)利要求
18的方法，還包括通過在控制電極上形成絕緣材料臨時延伸控制電極的高度，在成角度重離子注入期間，控制電極具有延伸的高度；和在完成第一晶體管之前從控制電極去除絕緣材料。
20.如權(quán)利要求
18的方法。還包括將成角度重離子注入的角度調(diào)整為預定值，以形成具有預定最小面積的遮蔽區(qū)。
21.如權(quán)利要求
13的方法，還包括將電介質(zhì)層實施為二元或三元金屬氧化物層；和在使部分電介質(zhì)層無定形化之前，通過熱工藝使電介質(zhì)層多晶化。
專利摘要
使用半導體襯底(14)并在半導體襯底上方形成控制電極(49)，以形成晶體管(10)。在半導體襯底內(nèi)并與控制電極相鄰地形成第一電流電極(70)。第一電流電極具有第一預定半導體材料。在半導體襯底內(nèi)并與控制電極相鄰地形成第二電流電極(84)，以在半導體襯底內(nèi)形成溝道(26)。第二電流電極具有與第一預定半導體材料不同的第二預定半導體材料。選擇第一預定半導體材料，以優(yōu)化第一電流電極的帶隙能，并且選擇第二預定半導體材料以優(yōu)化溝道應變。
文檔編號H01L27/092GK1993815SQ20058002581
公開日2007年7月4日 申請日期2005年7月22日
發(fā)明者沃恩-于·西恩, 迪納·H·特里約索, 比克－耶·紐耶 申請人:飛思卡爾半導體公司導出引文BiBTeX, EndNote, RefMan