碳化硅半導體裝置的制造方法
【技術領域】
[0001] 本發(fā)明涉及碳化硅半導體裝置。
【背景技術】
[0002] 肖特基勢皇二極管（SBD)是單極器件，因此，與通常的雙極二極管相比，能夠降低 開關損耗，但是現(xiàn)有的以硅（Si)半導體為構成材料的SBD在實際應用時的耐壓僅能達到小 于或等于50V左右，因此，不適合于高電壓的逆變器等用途。因此，通過取代硅而以碳化硅 (SiC)作為SBD的構成材料，從而能夠實現(xiàn)幾kV左右的耐壓，因此，近年來，由碳化硅構成的 SBD(SiC-SBD)的開發(fā)得到關注。
[0003] 已知在SiC-SBD中，為了實現(xiàn)耐壓的提高，在N型的碳化硅半導體層內的所謂的終 端區(qū)域中設置P型的保護環(huán)區(qū)域（終端阱區(qū)域），從而利用由碳化硅半導體層和保護環(huán)區(qū)域 之間的PN結形成的耗盡層，使施加反向電壓時的電場緩和（例如專利文獻1。）。
[0004] 另一方面，有時會在設置于碳化硅半導體層的表面上的肖特基電極的外周端形成 蝕刻殘渣，如果形成蝕刻殘渣，則有可能導致碳化硅半導體裝置的故障。因此，已知如下方 案，即，利用設置于肖特基電極上的表面電極將肖特基電極的外周端覆蓋，由此使得在肖特 基電極的外周端形成的蝕刻殘渣不露出，因而抑制碳化硅半導體裝置的故障（例如，參照 專利文獻2。）。
[0005] 另外，已知如下方案，S卩，為了實現(xiàn)耐壓的進一步提高，在終端阱區(qū)域內設置P型 的雜質濃度更高的高濃度終端阱區(qū)域（例如，參照專利文獻3)。
[0006] 專利文獻1 :日本特開2005-286197號公報
[0007] 專利文獻2 :日本特開2013-211503號公報
[0008] 專利文獻3 :日本特開2008-251772號公報
[0009] 然而，最新發(fā)現(xiàn)，即便是這種碳化硅半導體裝置，在從導通電流流動的導通狀態(tài)向 施加反向電壓的阻斷狀態(tài)轉變的切換時，也有可能在表面電極的外周端產生電場集中，弓丨 起耐壓故障。推測認為這種切換時在表面電極的外周端所產生的電場集中是根據(jù)以下所示 的原理產生的。
[0010] 在從導通狀態(tài)向施加反向電壓的阻斷狀態(tài)轉變時，施加于碳化硅半導體裝置的電 壓上升并發(fā)生變動，因此，產生對在終端阱區(qū)域和碳化硅半導體層之間的PN結部形成的耗 盡層電容進行充電的位移電流。位移電流從終端阱區(qū)域內向肖特基電極側流動，但是，由于 終端阱區(qū)域具有固有的電阻值，因此，因位移電流流動而在終端阱區(qū)域內產生電壓降。于 是，在終端阱區(qū)域內的電位和肖特基電極之間產生電位差，因此，產生電場，在肖特基電極 的外周端產生電場集中。
[0011] 這種切換時產生的電場由位移電流的大小和終端阱區(qū)域內的電阻值這兩個值決 定，但是，由于SiC-SBD是單極器件，因此，與相同耐壓的硅二極管相比，能夠以高速進行切 換。因此，切換時的電壓變動增大，位移電流的值也增大。并且，碳化硅半導體的受主的能 級和價帶的能級之差較大，因此，終端阱區(qū)域內的電阻值比現(xiàn)有的硅半導體高。因此，在 SiC-SBD中，位移電流的值以及終端阱區(qū)域內的電阻值均較大，由此引起切換時產生的電場 格外地變大，因此，在現(xiàn)有的SiC-SBD中，有可能因切換時的電場集中而產生元件故障。

【發(fā)明內容】

[0012] 本發(fā)明是為了解決如上所述的問題而提出的，其目的在于提供一種碳化硅半導體 裝置，其能夠使切換時產生的電場集中緩和。
[0013] 本發(fā)明所涉及的碳化硅半導體裝置具備：第一導電型的碳化硅半導體層；場絕緣 膜，其形成于碳化硅半導體層的表面上；肖特基電極，其在碳化硅半導體層的表面上形成為 比場絕緣膜靠內周側，并且該肖特基電極形成為攀升至場絕緣膜；表面電極，其將肖特基電 極覆蓋，越過肖特基電極的外周端而在場絕緣膜上延伸；第二導電型的終端阱區(qū)域，其在碳 化硅半導體層內的上部形成為與肖特基電極的一部分相接，在碳化硅半導體層內比表面電 極的外周端向外周側延伸；以及第二導電型的高濃度終端阱區(qū)域，其形成于終端阱區(qū)域內， 第二導電型的雜質濃度高于終端阱區(qū)域，表面電極的外周端存在于比終端阱區(qū)域的外周端 向內側大于或等于15Iim處。
[0014] 發(fā)明的效果
[0015] 根據(jù)本發(fā)明所涉及的碳化硅半導體裝置，使表面電極的外周端存在于比終端阱區(qū) 域的外周端向內側大于或等于15ym處，由此能夠確保電位最高的終端阱區(qū)域的外周端和 表面電極的外周端之間的距離，使在終端阱區(qū)域和表面電極的外周端之間存在的等電位面 的密度緩和，使因切換時的位移電流而產生的表面電極的外周端處的電場緩和。
【附圖說明】
[0016] 圖1是示意性地表示實施方式1所涉及的碳化硅半導體裝置的結構的俯視圖以及 剖面圖。
[0017] 圖2是表示實施方式1所涉及的碳化硅半導體裝置的制造方法的剖面圖。
[0018] 圖3是表示實施方式1所涉及的碳化硅半導體裝置的制造方法的剖面圖。
[0019] 圖4是示意性地表示實施方式1所涉及的碳化硅半導體裝置的結構的剖面圖。
[0020] 圖5是示意性地表示實施方式1所涉及的碳化硅半導體裝置的對比例的結構的剖 面圖。
[0021] 圖6是表示實施方式1所涉及的碳化硅半導體裝置的模擬結果的圖。
[0022] 圖7是表示實施方式1所涉及的碳化硅半導體裝置的模擬結果的圖。
[0023] 圖8是表示實施方式1所涉及的碳化硅半導體裝置的模擬模型的剖面圖。
[0024] 圖9是表示實施方式1所涉及的碳化硅半導體裝置的模擬結果的圖。
[0025] 圖10是表示實施方式1所涉及的碳化硅半導體裝置的模擬模型的剖面圖。
[0026] 圖11是表示實施方式1所涉及的碳化硅半導體裝置的模擬結果的圖。
[0027] 圖12是示意性地表示實施方式1所涉及的碳化硅半導體裝置的變形例的結構的 剖面圖。
[0028] 圖13是示意性地表示實施方式1所涉及的碳化硅半導體裝置的變形例的結構的 剖面圖。
[0029] 圖14是示意性地表示實施方式1所涉及的碳化硅半導體裝置的變形例的結構的 剖面圖。
[0030] 標號的說明
[0031] 1碳化娃襯底、Ia襯底層、Ib碳化娃半導體層、2終端講區(qū)域、2a高濃度終端講區(qū) 域、3場絕緣膜、4肖特基電極、4a蝕刻殘渣、5表面電極、6表面保護膜、7背面電極、8金屬 膜、9抗蝕膜、10FLR區(qū)域、11活性阱區(qū)域、Ila高濃度活性阱區(qū)域、100碳化硅半導體裝置。
【具體實施方式】
[0032] 在本說明書中，各區(qū)域的"每單位面積的雜質量[cnf2]"表示通過在深度方向上 對各區(qū)域的雜質濃度進行積分而計算出的值。另外，在各區(qū)域的雜質濃度具有濃度分布曲 線的情況下，各區(qū)域的"雜質濃度[cm_ 3] "表示各區(qū)域的雜質濃度的峰值，在各區(qū)域的雜質 濃度具有濃度分布曲線的情況下，各區(qū)域的"厚度"是指直至雜質濃度達到該區(qū)域內的雜質 濃度的峰值的1/10的值以上的區(qū)域為止的厚度。其中，在計算各區(qū)域的"每單位面積的雜 質量[cm_ 2] "時所說的"雜質濃度"，并非雜質濃度的峰值，而是指實際的雜質濃度。
[0033]另外，在本說明書中，在稱為"~上"的情況下，并不妨礙存在其他物質夾在構成要 素之間。例如，在記作"設置于A上的B"的情況下，既包含在A和B之間設置有其他構成要 素C的情況，又包含未設置其他構成要素C的情況。
[0034] 實施方式1.
[0035] 首先，對本發(fā)明的實施方式1所涉及的碳化硅半導體裝置100的結構進行說明。 以下，例示出將第一導電型設為N型、且將第二導電型設為P型的N型SiC-SBD(Silicon CarbideSchottkyBarrierDiode)并進行說明，但也可以是將第一導電型設為P型、且將 第二導電型設為N型的P型SiC-SBD。
[0036] 圖1是表示實施方式1所涉及的碳化硅半導體裝置100的結構的俯視圖以及剖面 圖。此外，在圖I(b)中，針對形成于碳化硅半導體裝置100的碳化硅半導體層Ib上的電極、 絕緣膜等，省略圖示。另外，圖1(a)是與圖1(b)的A-A剖面圖相當?shù)膱D，在圖1(a)中，還 對在碳化硅半導體層Ib上形成的電極、絕緣膜等進行了圖示。
[0037] 在圖1(a)中，碳化硅半導體裝置100是具備碳化硅襯底1、場絕緣膜3、肖特基電 極4、表面電極5、表面保護膜6、背面電極7的肖特基勢