該步驟中，具體包括以下步驟:
[0139]S121路由功能模塊110接收加密數(shù)據(jù)；
[0140]S122路由功能模塊110對加密數(shù)據(jù)中的數(shù)據(jù)幀進行封裝；
[0141]S123路由功能模塊110將封裝后的加密數(shù)據(jù)經(jīng)由無線信道發(fā)送出去。
[0142]在一個具體實施例中，以下我們對硬件加解密模塊120中加密的過程進行詳細描述，在該過程中，第一寄存器中具體包括2個寄存器，分別為寄存器I和寄存器2:
[0143]對路由器100進行上電，初始化該路由器100設備，路由功能模塊110中的路由微處理單元111將其內(nèi)置的第二寄存器配置為先進先出模式。
[0144]路由器100通過以太網(wǎng)或無線的方式接收需要進行加密的明文，同時路由功能模塊110中的路由微處理單元111對接收到的明文進行報文解析，并將經(jīng)過解析后的明文緩存在第一寄存器中；接著將進行了報文解析的明文發(fā)送至硬件加解密模塊120中。
[0145]硬件加解密模塊120中的FPGA處理器121將接收到的明文緩存在第一寄存器(寄存器I)中；同時控制隨機數(shù)生成單元產(chǎn)生隨機密鑰，并將其緩存在內(nèi)置的第一寄存器(寄存器2)中；之后對生成的隨機密鑰進行擴展生成加密密鑰(這個過程中將寄存器2設置為0，將隨機密鑰送至密鑰擴展單元1232中);接著，硬件加解密模塊120中的加解密單元124根據(jù)接收到的明文使用加密密鑰對其進行加密。
[0146]加解密單元124在對其進行加密的過程中，首先得到加密總輪數(shù)R1，隨后基于該加密總輪數(shù)對明文(在這個過程中將寄存器I設置為1，將第一寄存器中存儲的明文發(fā)送至加解密單元124中)進行一輪一輪的加密，直到加密的輪數(shù)達到該加密總輪數(shù)Rl完成對明文的加密生成加密數(shù)據(jù)并進行緩存。最后將加密數(shù)據(jù)反饋回路由微處理單元111中；路由微處理單元111接收到該加密數(shù)據(jù)之后，對其進行封裝再經(jīng)由無線信道發(fā)送出去。具體，在這個實施例中，上述AES算法數(shù)據(jù)寬度為128bit(比特)，密鑰長度為192bit，相對應的加密/解密輪數(shù)為12 (加密總輪數(shù)Rl)，即對明文加密12輪得到密文。
[0147]如圖7所示，本發(fā)明還提供了一種路由器100解密方法，應用于上述具備硬件加解密功能的路由器100，路由器100解密方法包括以下步驟:
[0148]S200路由功能模塊110從外界接收需要進行解密的密文，并將密文發(fā)送至硬件加解密模塊120。具體來說，與路由器100加密方法類似，在該步驟中，包括以下步驟:
[0149]S201路由功能模塊110從外界接收需要進行解密的密文。
[0150]S202路由功能模塊110對接收到的密文進行報文解析。
[0151]S203路由功能模塊110對其內(nèi)置的第二寄存器的工作模式進行配置。
[0152]S204路由功能模塊110將經(jīng)過報文解析后的密文、寄存器配置指令以及控制指令發(fā)送至硬件加解密模塊120。
[0153]S210硬件加解密模塊120對密文進行解密，并將解密生成的解密數(shù)據(jù)發(fā)送至路由功能模塊110。具體來說，與路由器100加密方法類似，在該步驟中，包括以下步驟:
[0154]S211硬件加解密模塊120接收經(jīng)過報文解析后的密文、寄存器配置指令以及控制指令。
[0155]S212緩存經(jīng)過報文解析后的密文。
[0156]S213硬件加解密模塊120根據(jù)寄存器配置指令配置其內(nèi)置的第一寄存器。
[0157]S214硬件加解密模塊120對經(jīng)過報文解析后的密文的報頭進行認證。具體包括:
[0158]S2141使用加密該密文的過程中緩存在第一寄存器中的隨機密鑰對密文的報頭進行加密生成第一報頭加密信息；
[0159]S2142使用加密該密文過程中緩存在第一寄存器中的隨機密鑰對緩存在第一寄存器中的該密文的報頭進行加密生成第二報頭加密信息；
[0160]S2142比對第一報頭加密信息和第二報頭加密信息，對密文進行認證；
[0161]S2143若認證成功，跳轉至步驟S215。
[0162]S215硬件加解密模塊120根據(jù)控制指令生成隨機密鑰，并將隨機密鑰緩存在第一寄存器中。
[0163]S216硬件加解密模塊120對隨機密鑰進行擴展生成解密密鑰，并存儲解密密鑰。
[0164]S217硬件加解密模塊120使用解密密鑰對經(jīng)過報文解析后的密文進行解密生成解密數(shù)據(jù)，并緩存解密數(shù)據(jù)。具體包括:
[0165]S2171獲取解密總輪數(shù)R2 ；
[0166]S2172初始化當前解密輪數(shù)r2，將其初始設定為I ;
[0167]S2173判斷當前解密輪數(shù)r2是否大于解密總輪數(shù)R2，若不是，跳轉至步驟S2173 ；若是，跳轉至步驟S2176 ；
[0168]S2174使用解密密鑰對經(jīng)過報文解析后的密文進行一輪解密；
[0169]S2175將r = r+Ι生成新的當前解密輪數(shù)，并跳轉至步驟S1163 ；
[0170]S2176解密結束。
[0171]S218硬件解密模塊將解密數(shù)據(jù)發(fā)送至路由功能模塊110。
[0172]S220路由功能模塊110將解密數(shù)據(jù)經(jīng)由無線信道發(fā)送出去。在該步驟中，具體包括以下步驟:
[0173]S221路由功能模塊110接收解密數(shù)據(jù)；
[0174]S222路由功能模塊110對解密數(shù)據(jù)進行封裝；
[0175]S223路由功能模塊110將封裝后的解密數(shù)據(jù)經(jīng)由無線信道發(fā)送出去。
[0176]在一個具體實施例中，以下我們對硬件加解密模塊120中解密的過程進行詳細描述，在該過程中，第一寄存器中具體包括2個寄存器，分別為寄存器I和寄存器2:
[0177]對路由器100進行上電，初始化該路由器100設備，路由功能模塊110中的路由微處理單元111將其內(nèi)置的第二寄存器配置為先進先出模式。
[0178]路由器100通過以太網(wǎng)或無線的方式接收需要進行解密的密文，同時路由功能模塊110中的路由微處理單元111對接收到的密文進行報文解析，并將經(jīng)過解析后的密文緩存在第一寄存器中；接著將進行了報文解析的密文發(fā)送至硬件加解密模塊120中。
[0179]硬件加解密模塊120中的FPGA處理器121將接收到的密文緩存在第一寄存器(寄存器I)中；且在對該密文進行解密之前首先對該密文的報頭進行認證。在認證的過程中，首先，在使用加密該密文的過程中緩存在第一寄存器(寄存器2)中的隨機密鑰對密文的報頭進行加密生成第一報頭加密信息；隨后，使用加密該密文過程中緩存在第一寄存器(寄存器2)中的隨機密鑰對緩存在第一寄存器(寄存器I)中的該密文的報頭進行加密生成第二報頭加密信息；接著，比對第一報頭加密信息和第二報頭加密信息，對密文進行認證；若比對成功，則說明認證成功，進入解密過程；相反，若比對失敗，則說明認證失敗，將該密文進行丟棄處理。
[0180]之后，F(xiàn)PGA處理器121控制隨機數(shù)生成單元產(chǎn)生隨機密鑰，并將其緩存在內(nèi)置的第一寄存器(寄存器2)中；之后對生成的隨機密鑰進行擴展生成解密密鑰(這個過程中將第一寄存器(寄存器2)設置為0，將隨機密鑰送至密鑰擴展單元1232中);接著，硬件加解密模塊120中的加解密單元124根據(jù)接收到的密文使用解密密鑰對其進行解密。
[0181]加解密單元124在對其進行解密的過程中，首先得到解密總輪數(shù)R2，隨后基于該解密總輪數(shù)對密文(在這個過程中將第一寄存器(寄存器I)設置為0，將第一寄存器中存儲的密文發(fā)送至加解密單元124中)進行一輪一輪的解密，直到解密的輪數(shù)達到該解密總輪數(shù)R2完成對密文的解密生成解密數(shù)據(jù)并進行緩存。最后將解密數(shù)據(jù)反饋回路由微處理單元111中；路由微處理單元111接收到該解密數(shù)據(jù)之后，對其進行封裝再經(jīng)由無線信道發(fā)送出去。具體，在這個實施例中，上述AES算法數(shù)據(jù)寬度為128bit (比特)，密鑰長度為192bit，相對應的加密/解密輪數(shù)為12 (加密總輪數(shù)R2)，即對密文解密12輪得到明文。
[0182]應當說明的是，上述實施例均可根據(jù)需要自由組合。以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【主權項】
1.一種具備硬件加解密功能的路由器，其特征在于，所述路由器中包括相互連接的路由功能模塊和基于現(xiàn)場可編程門陣列的硬件加解密模塊，所述硬件加解密模塊對所述路由功能模塊從外界接收的明文進行加密或?qū)β酚晒δ苣K從外界接收的密文進行解密，且所述路由功能模塊將所述硬件加解密模塊加密生成的加密數(shù)據(jù)或解密生成的解密數(shù)據(jù)經(jīng)由無線信道發(fā)送出去。2.如權利要求1所述的路由器，其特征在于，所述硬件加解密模塊中包括:現(xiàn)場可編程門陣列處理器、第一數(shù)據(jù)接收單元、密鑰生成器、內(nèi)置于所述現(xiàn)場可編程門陣列處理器的第一寄存器、內(nèi)置于所述現(xiàn)場可編程門陣列處理器的第一配置單元、加解密單元以及第一數(shù)據(jù)發(fā)送單元，其中， 所述第一數(shù)據(jù)接收單元，與所述路由功能模塊連接，所述第一數(shù)據(jù)接收單元用于接收所述路由功能模塊發(fā)送的需要進行加密的明文或需要進行解密的密文、用于接收所述路由功能模塊發(fā)送的寄存器配置指令以及用于接收所述路由功能模塊發(fā)送的控制所述密鑰生成器產(chǎn)生密鑰的控制指令； 所述第一配置單元，用于根據(jù)所述寄存器配置指令配置所述第一寄存器的工作模式； 所述密鑰生成器，與所述現(xiàn)場可編程門陣列處理器連接，所述密鑰生成器在所述現(xiàn)場可編程門陣列處理器的控制下根據(jù)所述控制指令生成加密密鑰或解密密鑰； 所述加解密單元，分別與所述現(xiàn)場可編程門陣列處理器和所述密鑰生成器連接，所述加解密單元在所述現(xiàn)場可編程門陣列處理器的控制下使用所述加密密鑰對所述明文進行加密或使用所述解密密鑰對所述密文進行解密，并將生成的加密數(shù)據(jù)或解密數(shù)據(jù)緩存在所述第一寄存器中； 所述第一數(shù)據(jù)發(fā)