用于減少柵極電阻的接觸結(jié)構(gòu)及其制造方法
【專利摘要】一種襯底上具有柵極且柵極與源極/漏極(S/D)相鄰的半導(dǎo)體器件。第一介電層覆蓋柵極和S/D區(qū)域，第一介電層具有位于S/D區(qū)域上的第一接觸孔且第一接觸插塞由第一材料形成，第一接觸插塞與各自的S/D區(qū)域連接。第二介電層覆蓋第一介電層和第一接觸插塞。由第二材料形成的第二接觸插塞填充形成在第一介電層和第二介電層中的第二接觸孔。第二接觸插塞與形成在第二介電層中的柵極和互連結(jié)構(gòu)連接，互連結(jié)構(gòu)與第一接觸插塞連接。第二材料與第一材料不同，且第二材料具有比第一材料低的電阻。
【專利說(shuō)明】用于減少柵極電阻的接觸結(jié)構(gòu)及其制造方法
[0001 ] 本申請(qǐng)是于2011年10月19日提交的申請(qǐng)?zhí)枮?01110324281.2的名稱為“用于減少柵極電阻的接觸結(jié)構(gòu)及其制造方法”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種半導(dǎo)體器件，具體的說(shuō)，本發(fā)明涉及一種襯底上具有柵極且柵極與源極/漏極(S/D)相鄰的半導(dǎo)體器件。
【背景技術(shù)】
[0003]本發(fā)明大體上涉及半導(dǎo)體器件的制造，且更具體地說(shuō)是涉及具有帶有降低了的柵極電阻的接觸結(jié)構(gòu)的半導(dǎo)體器件。提供如信號(hào)傳遞的電傳導(dǎo)線在電子器件和半導(dǎo)體集成電路(IC)器件中是必要的。通過(guò)在所需要位置中的導(dǎo)電插塞連接不同層上的的導(dǎo)線從而提供預(yù)期的作用。半導(dǎo)體制造工藝中的連續(xù)進(jìn)步帶來(lái)了具有更好部件和/或更高集成程度的半導(dǎo)體器件。半導(dǎo)體器件包括的各個(gè)部件中，接觸結(jié)構(gòu)通常提供電路器件和/或互連層之間的電連接。
[0004]含有接觸結(jié)構(gòu)的典型半導(dǎo)體器件具有半導(dǎo)體襯底上的柵極結(jié)構(gòu)和半導(dǎo)體襯底中在橫向上與柵極結(jié)構(gòu)鄰近的源極/漏極區(qū)。在層間介質(zhì)(ILD)中形成接觸孔然后用導(dǎo)電材料填充如鎢接觸從而電連接?xùn)艠O結(jié)構(gòu)。然而，鎢接觸提供不利的高柵極電阻。
[0005]因此需要提供具有接觸結(jié)構(gòu)的半導(dǎo)體器件以及用于降低柵極電阻的制造方法從而改進(jìn)電阻/電容連接(RC延遲)。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)中的問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件，包括:柵極結(jié)構(gòu)，位于半導(dǎo)體襯底上;源極/漏極區(qū)域，在橫向上鄰近所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu)；第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域，其中所述第一介電層具有位于所述源極/漏極區(qū)域上方的第一接觸孔;第一接觸插塞，由填充所述第一接觸孔的第一導(dǎo)電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接;第二介電層，在所述第一介電層和所述第一接觸插塞上方;第二接觸孔，形成在所述第一介電層和所述第二介電層中；第二接觸插塞，由填充所述第二接觸孔的第二導(dǎo)電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接;和互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述互連結(jié)構(gòu)與所述第一接觸插塞電連接;其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻。
[0007]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金的其中之一。
[0008]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第二導(dǎo)電材料至少包括銅或銅基合金之
O
[0009]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。
[0010]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括處于所述第一介電層和所述第二介電層之間的蝕刻停止層。
[0011]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。
[0012]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括處于所述第一介電層和所述硅化物層之間的接觸蝕刻停止層，其中所述第一接觸孔穿過(guò)所述第一介電層和所述接觸蝕刻停止層從而暴露出所述硅化物層。
[0013]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括覆蓋所述柵極結(jié)構(gòu)的接觸蝕刻停止層，其中所述第二接觸孔穿過(guò)所述第一介電層和所述第二介電層以及所述接觸蝕刻停止層從而暴露所述硅化物層。
[0014]根據(jù)本發(fā)明所述的一種半導(dǎo)體器件，包括:柵極結(jié)構(gòu)，位于半導(dǎo)體襯底上;源極/漏極區(qū)域，橫向上鄰近所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu);第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)，其中所述第一介電層具有在所述源極/漏極區(qū)域上的第一接觸孔;第一接觸插塞，由填充所述第一接觸孔的第一導(dǎo)電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接;第二介電層，位于所述第一介電層和所述第一接觸插塞上方;第二接觸孔，形成在所述第一介電層和所述第二介電層中；第二接觸插塞，由填充基本上位于所述第一介電層中的所述第二接觸孔的第二導(dǎo)電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接;第一互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述第一互連結(jié)構(gòu)與所述第二接觸插塞電連接;和第二互連結(jié)構(gòu)，基本形成在所述第二介電層中，并與所述第一接觸插塞電連接;其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻。
[0015]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金中之一O
[0016]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第二導(dǎo)電材料至少包括銅或銅基合金中之一O
[0017]根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。
[0018]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括位于所述第一介電層和所述第二介電層之間的蝕刻停止層。
[0019]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。
[0020]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括位于所述第一介電層和所述硅化物層之間的接觸蝕刻停止層，其中所述第一接觸孔穿過(guò)所述第一介電層和所述接觸蝕刻停止層從而暴露出所述硅化物層。
[0021]根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括覆蓋所述柵極結(jié)構(gòu)的接觸蝕刻停止層，其中所述第二接觸孔穿過(guò)所述第一介電層和所述第二介電層以及所述接觸蝕刻停止層從而暴露出所述硅化物層。
[0022]根據(jù)本發(fā)明所述的一種形成半導(dǎo)體器件的方法，包括:在半導(dǎo)體襯底上形成柵極結(jié)構(gòu);形成在橫向上與所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu)鄰近的源極/漏極區(qū)域;在所述柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)上方沉積第一介電層，其中所述第一介電層具有位于所述源極/漏極區(qū)域上方的第一接觸孔;在第一接觸孔中沉積第一導(dǎo)電材料從而形成第一接觸插塞，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接;在所述第一介電層和所述第一接觸插塞上方沉積第二介電層;在所述第一介電層和所述第二介電層中形成第二接觸孔；在所述第二接觸孔中沉積第二導(dǎo)電材料從而形成第二接觸插塞，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接；以及基本上在所述第二介電層中形成互連結(jié)構(gòu)，所述互連結(jié)構(gòu)與所述第一接觸插塞電連接;其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻。
[0023]根據(jù)本發(fā)明所述的方法，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金中之一。
[0024]根據(jù)本發(fā)明所述的方法，其中所述第二導(dǎo)電材料至少包括銅或銅基合金中之一。
[0025]根據(jù)本發(fā)明所述的方法，其中所述互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。
【附圖說(shuō)明】
[0026]通過(guò)以下詳細(xì)的描述、所附權(quán)利要求以及附圖，本發(fā)明的特征、方面以及優(yōu)點(diǎn)會(huì)更完全顯而易見(jiàn)，其中:
[0027]圖1A到圖1F是根據(jù)實(shí)施例，示出在半導(dǎo)體器件上形成接觸結(jié)構(gòu)的方法的橫截面視圖。
[0028]圖2A-圖2B是根據(jù)另一個(gè)實(shí)施例，示出在半導(dǎo)體器件上形成接觸結(jié)構(gòu)的方法的橫截面視圖。
【具體實(shí)施方式】
[0029]在以下描述中，闡述了許多特定的細(xì)節(jié)從而提供了本公開(kāi)的實(shí)施例的完全理解。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)意識(shí)到?jīng)]有這些特定的細(xì)節(jié)也可實(shí)施本公開(kāi)的實(shí)施例。在一些例子中，沒(méi)有詳細(xì)描述公知的結(jié)構(gòu)和工藝從而避免了本公開(kāi)的不必要的模糊的實(shí)施例。
[0030]整個(gè)本說(shuō)明書(shū)中引用“一個(gè)實(shí)施例”或“某個(gè)實(shí)施例”意味著本公開(kāi)的至少一個(gè)實(shí)施例包括關(guān)于所述實(shí)施例而描述的特定部件、結(jié)構(gòu)或特征。因此在本說(shuō)明書(shū)的各個(gè)位置出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施中”或“在某個(gè)實(shí)施例中”不一定指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中可以以任何合適的方式組合特定部件、結(jié)構(gòu)或特征。應(yīng)理解，以下附圖沒(méi)有按比例繪制;而這些附圖只是為了闡明。
[0031]本文中，圖1A到圖1F的橫截面視圖示出了形成使用銅插塞電連接?xùn)艠O電極層的接觸結(jié)構(gòu)。
[0032]在圖1A中，圖案化沉積在半導(dǎo)體襯底20上的柵極介電材料和柵極導(dǎo)電材料然后分別形成柵極介電層30和柵極電極層40，柵極介電層30和柵極電極層40—起形成柵極結(jié)構(gòu)。襯底20為體硅，但是也可使用其它普通使用的材料和結(jié)構(gòu)如硅上絕緣體(SOI)或位于體硅鍺上的硅層。可由氧化硅或高-k介電材料形成柵極介電層30。柵極電極層40可由非晶形多晶硅、摻雜多晶硅、金屬、單晶硅或其它導(dǎo)電材料形成。
[0033]然后分別在襯底20的柵極結(jié)構(gòu)的每一邊實(shí)施輕離子注入工藝從而形成兩個(gè)輕摻雜區(qū)域50。然后，在柵極結(jié)構(gòu)的每個(gè)側(cè)壁上形成介電間隔60。介電間隔60可由氧化物、氮化物、氮氧化物或其組合形成。然后在輕摻雜區(qū)域50上實(shí)施重離子注入工藝從而形成重?fù)诫s區(qū)域70。因此，在襯底20的柵極結(jié)構(gòu)的每一邊上中形成帶有輕摻雜漏極(LDD)結(jié)構(gòu)50的兩個(gè)源極/漏極區(qū)70 JOS晶體管是否為nMOS或pMOS晶體管取決于襯底20和源極/漏極區(qū)70的導(dǎo)電類型。對(duì)于PMOS晶體管，LDD結(jié)構(gòu)和源極/漏極區(qū)將為P-型且襯底將為η-型。對(duì)于nMOS晶體管，LDD結(jié)構(gòu)和源極/漏極區(qū)將為η-型且襯底將為P-型。
[0034]為了降低薄層電阻，在源極/漏極區(qū)70和柵極電極層40上形成硅化物層80。硅化物層80為包括金屬如鈦、鈷、鎳、鈀、鉑、鉺以及類似物的金屬硅化物層。在其中電阻和歐姆接觸的考慮不是如此重要的可替換實(shí)施例中，如在高-k金屬柵極工藝中，硅化物層80是可選的。
[0035]在隨后的接觸孔形成過(guò)程中用于控制端點(diǎn)的接觸蝕刻停止層(CESL)沉積在上述MOS晶體管(在襯底20上完成的)上。CESL90可由氮化硅、氮氧化硅、碳化硅或其組合物形成。第一層間介電(ILD)層100形成在CESL90上從而使MOS晶體管與互連結(jié)構(gòu)的隨后形成相隔離。第一 ILD層100可通過(guò)熱CVD工藝或高密度等離子體(HDP)工藝由摻雜的或未摻雜的硅氧化物如未摻雜的硅酸鹽玻璃(USG)、磷摻雜硅酸鹽玻璃(PSG)或硼磷硅酸鹽玻璃(BPSG)形成?？蛇x地，第一ILD層100可由摻雜的或P-摻雜的旋涂玻璃(SOG)、PTE0S或BPTEOS形成。在平坦化如第一 ILD層100上的化學(xué)機(jī)械平坦化(CMP)之后，提供了介質(zhì)抗反射涂層(DARC)和/或底部抗反射涂層(BARC)以及光刻圖案化光阻層，為了簡(jiǎn)明，附圖中省略了這些。然后實(shí)施干法蝕刻從而形成穿過(guò)第一 ILD層100和CESL90的第一接觸孔105。在一些包括硅化物層80的實(shí)施例中，蝕刻工藝暴露了位于源極/漏極區(qū)70上的硅化物層80。然后剝?nèi)D案化的光阻和BARC層。
[0036]在圖1B中，第一導(dǎo)電層沉積在襯底20上從而也填充了第一接觸孔105。通過(guò)CMP移去部分第一導(dǎo)電層而不是第一接觸孔105。然后暴露出第一 ILD層100且保留填充第一接觸孔105的部分第一導(dǎo)電層，從而成為第一接觸插塞110。第一接觸插塞110由鎢或鎢基合金形成，且在下文中也命名為鎢插塞110。形成鎢插塞110的一個(gè)方法包括選擇性鎢化學(xué)氣相沉積(W-CVD)方法。例如，鎢可能實(shí)質(zhì)上只沉積在第一接觸孔105底部暴露的硅上，然后通過(guò)回蝕刻步驟移除過(guò)度生長(zhǎng)的鎢。
[0037]在圖1C中，蝕刻停止層125和第二ILD層130沉積在第一ILD層100上。蝕刻停止層125可通過(guò)任何沉積工藝包括LPCVD(低壓化學(xué)氣相沉積)、APCVD(大氣壓化學(xué)氣相沉積)、PECVD (等離子增強(qiáng)化學(xué)氣相沉積)、PVD (物理氣相沉積)、濺射法和將來(lái)開(kāi)發(fā)的沉積工藝由氧化硅、氮化硅、碳化硅、氮氧化硅或其組合物形成。盡管實(shí)施例示出了蝕刻停止層125，但是當(dāng)忽略使用蝕刻停止層125取決于接觸形成控制中的進(jìn)步時(shí)，本公開(kāi)提供價(jià)值。
[0038]第二ILD層130可為金屬間介電(Hffi)層且可通過(guò)任何技術(shù)包括旋轉(zhuǎn)涂布、CVD和將來(lái)開(kāi)發(fā)的沉積工藝形成。第二 ILD層130可為單層或多層結(jié)構(gòu)(帶有或不帶有中間的蝕刻停止層)。在一個(gè)實(shí)施例中，第二ILD層130由低-K介電層形成。整個(gè)本公開(kāi)所使用的術(shù)語(yǔ)“低_k”用來(lái)定義介電材料的介電常數(shù)為4.0或更低。根據(jù)實(shí)施例可使用各種各樣的低-k材料例如旋轉(zhuǎn)無(wú)機(jī)電介質(zhì)、旋轉(zhuǎn)有機(jī)電介質(zhì)、多孔介電材料、有機(jī)聚合物、有機(jī)娃玻璃、氟娃酸鹽玻璃(FSG)、類金剛石碳、HSQ(氫倍半硅氧烷)系列材料、MSQ(甲基倍半硅氧烷)系列材料、多孔有機(jī)系列材料、聚酰亞胺。聚倍半硅氧烷、聚多芳基酯、氟硅酸鹽玻璃和商用材料如來(lái)自聯(lián)合信號(hào)公司(Allied Signal)的FLARE?或來(lái)自道康寧(Dow Corning)的SiLK?以及其它低-k介電成分。
[0039]在圖1D中，然后實(shí)施干法蝕刻工藝從而形成穿過(guò)第二 ILD層130、蝕刻停止層125、第一 ILD層100和接觸蝕刻停止層90的第二接觸孔107。在一些包括硅化物層80的實(shí)施例中，蝕刻工藝暴露出位于柵極電極層40上的硅化物層80。
[0040]現(xiàn)參考圖1E，第二導(dǎo)電層沉積在襯底20上從而也填充了第二接觸孔107。通過(guò)CMP移除部分第二導(dǎo)電層而不是第二接觸孔107。然后暴露出第二 ILD層130且保留第二導(dǎo)電層填充第二接觸孔107的部分從而成為第二接觸插塞120。也將第二接觸插塞命名為與柵極電極層40電連接的銅插塞120。銅插塞120可包括選自一組包括(但是不限于)銅和銅基合金、金、金合金、銀和銀合金導(dǎo)電材料的低電阻導(dǎo)電材料。形成銅插塞120的一個(gè)方法包括使用含有金屬種子層沉積和銅電化學(xué)電鍍的銅填充工藝。金屬種子層通過(guò)PVD、CVD或ALD方法可包括銅、鎳、鉬、鉑或類似物。
[0041 ]第二接觸插塞120形成之后，第三接觸孔135基本形成在第二ILD層130中。第三接觸孔135可為使用帶有掩模技術(shù)和各向異性蝕刻操作(如等離子體蝕刻或反應(yīng)性離子蝕刻)的典型光刻形成的單鑲嵌開(kāi)口或雙鑲嵌開(kāi)口。
[0042]在圖1F中，然后第三導(dǎo)電層沉積在襯底20上的第三接觸孔135中。然后平坦化部分第三導(dǎo)電層從而形成與各自的鎢插塞110電連接的互連結(jié)構(gòu)140。互連結(jié)構(gòu)140可包括選自一組包括(但不限于)銅和銅基合金、金、金合金、銀和銀合金導(dǎo)電材料的低電阻導(dǎo)電材料。
[0043]圖2A到圖2B示出了使用用于電連接?xùn)艠O電極層的銅插塞形成接觸結(jié)構(gòu)的另一個(gè)方法的示例性實(shí)施例。如圖1D所示的第二接觸孔107形成之后，圖2A示出了使用帶有掩模技術(shù)和各向異性蝕刻操作(如等離子體蝕刻或反應(yīng)性離子蝕刻)的典型光刻，基本上在第二介電層130中和第二接觸孔107上形成單鑲嵌開(kāi)口或雙鑲嵌開(kāi)口。如圖2B所示，然后導(dǎo)電層沉積在襯底20上的第三接觸孔135和第二接觸孔107中。接著平坦化部分導(dǎo)電層從而形成與各自的鎢插塞110電連接的互連結(jié)構(gòu)150和與柵極電極層40電連接的互連結(jié)構(gòu)145?；ミB結(jié)構(gòu)150和145可包括選自一組包括(但不限于)銅和銅基合金、金、金合金、銀和銀合金導(dǎo)電材料的低電阻導(dǎo)電材料。
[0044]已經(jīng)描述了具有接觸結(jié)構(gòu)的半導(dǎo)體器件的實(shí)施例。因?yàn)榈诙佑|插塞120包括電阻比鎢小的材料如銅和銅基合金、金、金合金、銀和銀合金，因此接觸結(jié)構(gòu)降低了柵極電阻。
[0045]以上詳細(xì)描述了示例性實(shí)施例。然而很明顯在不背離本公開(kāi)的寬泛主旨和范圍的情況下，可以做各種更改、結(jié)構(gòu)、工藝和改變。因此，說(shuō)明書(shū)和附圖是為了說(shuō)明而不用于限定。據(jù)了解本公開(kāi)的實(shí)施例可以使用各種其它組合和環(huán)境且可以在本發(fā)明的范圍內(nèi)改變和更改。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 柵極結(jié)構(gòu)，位于半導(dǎo)體襯底上； 源極/漏極區(qū)域，在橫向上鄰近所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu)； 第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域，其中所述第一介電層具有位于所述源極/漏極區(qū)域上方的第一接觸孔； 第一接觸插塞，由填充所述第一接觸孔的第一導(dǎo)電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接； 第二介電層，覆蓋在所述第一介電層和所述第一接觸插塞上方； 第二接觸孔，形成在所述第一介電層和所述第二介電層中； 第二接觸插塞，由填充至少在所述第一介電層中的所述第二接觸孔的第二導(dǎo)電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接;和 互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述互連結(jié)構(gòu)與所述第一接觸插塞電連接；其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻； 其中由所述第二導(dǎo)電材料形成的所述第二接觸孔和所述第二接觸插塞從所述第一介電層連續(xù)延伸至所述第二介電層。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金的其中之一。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二導(dǎo)電材料至少包括銅或銅基合金之一O4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括處于所述第一介電層和所述第二介電層之間的蝕刻停止層。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括: 位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，還包括: 處于所述第一介電層和所述硅化物層之間的接觸蝕刻停止層，其中所述第一接觸孔穿過(guò)所述第一介電層和所述接觸蝕刻停止層從而暴露出所述硅化物層。8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，還包括: 覆蓋所述柵極結(jié)構(gòu)的接觸蝕刻停止層，其中所述第二接觸孔穿過(guò)所述第一介電層和所述第二介電層以及所述接觸蝕刻停止層從而暴露出所述硅化物層。9.一種半導(dǎo)體器件，包括: 柵極結(jié)構(gòu)，位于半導(dǎo)體襯底上； 源極/漏極區(qū)域，橫向上鄰近所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu)； 第一介電層，覆蓋所述柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)上，其中所述第一介電層具有在所述源極/漏極區(qū)域上方的第一接觸孔； 第一接觸插塞，由填充所述第一接觸孔的第一導(dǎo)電材料形成，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接； 第二介電層，覆蓋在所述第一介電層和所述第一接觸插塞上方； 第二接觸孔，形成在所述第一介電層和所述第二介電層中； 第二接觸插塞，由填充基本上位于所述第一介電層中的所述第二接觸孔的第二導(dǎo)電材料形成，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接； 第一互連結(jié)構(gòu)，基本形成在所述第二介電層中，所述第一互連結(jié)構(gòu)與所述第二接觸插塞電連接;和 第二互連結(jié)構(gòu)，基本形成在所述第二介電層中，并與所述第一接觸插塞電連接； 其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻； 其中由所述第二導(dǎo)電材料形成的所述第二接觸孔和所述第二接觸插塞從所述第一介電層連續(xù)延伸至所述第二介電層。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金中之一。11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述第二導(dǎo)電材料至少包括銅或銅基合金之一O12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括位于所述第一介電層和所述第二介電層之間的蝕刻停止層。14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括位于所述柵極結(jié)構(gòu)和所述源極/漏極區(qū)域上的硅化物層，其中所述第一接觸孔暴露所述源極/漏極區(qū)域上的所述硅化物層。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括處于所述第一介電層和所述硅化物層之間的接觸蝕刻停止層，其中所述第一接觸孔穿過(guò)所述第一介電層和所述接觸蝕刻停止層從而暴露出所述硅化物層。16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括覆蓋所述柵極結(jié)構(gòu)的接觸蝕刻停止層，其中所述第二接觸孔穿過(guò)所述第一介電層和所述第二介電層以及所述接觸蝕刻停止層從而暴露出所述娃化物層。17.—種形成半導(dǎo)體器件的方法，包括: 在半導(dǎo)體襯底上形成柵極結(jié)構(gòu)； 形成在橫向上與所述半導(dǎo)體襯底中的所述柵極結(jié)構(gòu)鄰近的源極/漏極區(qū)域； 在所述柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)上方沉積第一介電層，其中所述第一介電層具有位于所述源極/漏極區(qū)域上方的第一接觸孔； 在第一接觸孔中沉積第一導(dǎo)電材料從而形成第一接觸插塞，其中所述第一接觸插塞與各自的源極/漏極區(qū)域電連接； 在所述第一介電層和所述第一接觸插塞上方沉積第二介電層； 在所述第一介電層和所述第二介電層中形成第二接觸孔； 在至少在所述第一介電層中的所述第二接觸孔中沉積第二導(dǎo)電材料從而形成第二接觸插塞，其中所述第二接觸插塞與所述柵極結(jié)構(gòu)電連接;以及 基本上在所述第二介電層中形成互連結(jié)構(gòu)，所述互連結(jié)構(gòu)與所述第一接觸插塞電連接； 其中所述第二導(dǎo)電材料與所述第一導(dǎo)電材料不同，且所述第二導(dǎo)電材料具有比所述第一導(dǎo)電材料低的電阻； 其中由所述第二導(dǎo)電材料形成的所述第二接觸孔和所述第二接觸插塞從所述第一介電層連續(xù)延伸至所述第二介電層。18.根據(jù)權(quán)利要求17所述的方法，其中所述第一導(dǎo)電材料至少包括鎢或鎢基合金中之 O19.根據(jù)權(quán)利要求17所述的方法，其中所述第二導(dǎo)電材料至少包括銅或銅基合金之一。20.根據(jù)權(quán)利要求19所述的方法，其中所述互連結(jié)構(gòu)由所述第二導(dǎo)電材料形成。
【文檔編號(hào)】H01L21/768GK105845652SQ201610192275
【公開(kāi)日】2016年8月10日
【申請(qǐng)日】2011年10月19日
【發(fā)明人】張家龍, 趙治平, 陳俊宏, 曾華洲, 鄭價(jià)言, 莊學(xué)理
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司