流水線adc的數(shù)字后臺校準(zhǔn)裝置的制造方法
【專利摘要】本發(fā)明提供了一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置。該裝置包括多級級聯(lián)的子流水線和校準(zhǔn)電路組成，每級子流水線包括采樣/保持電路，余量放大器，Sub?ADC與Sub?DAC，模擬信號依次通過流水線ADC的每一級子流水線，在模擬量輸入被校準(zhǔn)級子流水線的同時，校準(zhǔn)電路產(chǎn)生的偽隨機(jī)序列被輸入到被校準(zhǔn)級子流水線的Sub?DAC中，校準(zhǔn)電路利用偽隨機(jī)序列和被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，對被校準(zhǔn)級子流水線轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。本發(fā)明克服現(xiàn)有校準(zhǔn)算法對模擬電路的修改，可同時校準(zhǔn)由電容失配與運(yùn)放有限增益引起的誤差，且不打斷ADC正常的工作，不改變原有模擬電路設(shè)計(jì)，特別是較好改進(jìn)了由于校準(zhǔn)算法本身引入的誤差，校準(zhǔn)代價小，校準(zhǔn)精度高。
【專利說明】
流水線ADC的數(shù)字后臺校準(zhǔn)裝置
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及ADC(Analog-to_Digital Converter，模數(shù)轉(zhuǎn)換器)校準(zhǔn)技術(shù)領(lǐng)域，尤 其涉及一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置。
【背景技術(shù)】
[0002] ADC是將模擬信號轉(zhuǎn)換為數(shù)字信號的電路模塊，它被廣泛地應(yīng)用于各種領(lǐng)域，如音 頻視頻采集，高清圖像處理，通訊系統(tǒng)等。而不同的領(lǐng)域?qū)DC的性能也提出了不同要求，也 因此發(fā)展出不同結(jié)構(gòu)的ADC。其中，流水線ADC兼顧了速度與精度這兩大ADC應(yīng)用中的重要特 性，故其應(yīng)用較為廣泛。
[0003] 如今，隨著制造工藝的進(jìn)步，晶體管特征尺寸的進(jìn)一步減小，高速、高精度ADC設(shè)計(jì) 面臨器件按比例縮小、電源電壓降低等困難，這會導(dǎo)致非理想效應(yīng)增大、帶寬受限、穩(wěn)定性 降低、動態(tài)范圍變差等問題。相比于高精度模擬電路的傳統(tǒng)設(shè)計(jì)方法面臨著嚴(yán)峻的挑戰(zhàn)，數(shù) 字電路在晶體管尺寸的持續(xù)縮小中不斷獲益，性能顯著提高，制造成本不斷降低。由于數(shù)字 集成電路具有可靠性高、功耗低和設(shè)計(jì)靈活的特點(diǎn)，且能更好地利用CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)工藝進(jìn)步帶來的優(yōu)勢，數(shù)字電路和 數(shù)字校準(zhǔn)技術(shù)可以用來校準(zhǔn)和補(bǔ)償模擬電路的誤差。這類技術(shù)將模擬電路設(shè)計(jì)中的精度難 以提高的問題轉(zhuǎn)移到數(shù)字電路中解決，用結(jié)構(gòu)簡單的低精度電路代替原有的結(jié)構(gòu)復(fù)雜的高 精度電路，利用數(shù)字電路輔助模擬電路設(shè)計(jì)，在數(shù)字域校準(zhǔn)和補(bǔ)償模擬誤差，保證模擬電路 具有更高速度、更低功耗和更大動態(tài)范圍等。數(shù)字校準(zhǔn)技術(shù)應(yīng)用于流水線ADC的設(shè)計(jì)，降低 了其模擬部分設(shè)計(jì)的復(fù)雜性，提高了 ADC的性能指標(biāo)，得到了越來越廣泛的應(yīng)用。
[0004] 流水線ADC采用一系列結(jié)構(gòu)相似的高速度、低精度的子ADC(sub-ADC)級聯(lián)而成。對 于每一級，當(dāng)輸入被子ADC采樣與量化后，輸出余量被放大以適于下一級的輸入。如此多級 連接，同時工作，從而實(shí)現(xiàn)高速高精度的模擬信號與數(shù)字信號之間的轉(zhuǎn)換。
[0005] 在現(xiàn)有的由7級子流水線級聯(lián)構(gòu)成流水線ADC中，其中前6級為1.5bit結(jié)構(gòu)，第7級 為2bit結(jié)構(gòu)，經(jīng)錯位相加后共輸出8bit數(shù)字量。流水線ADC的每一級結(jié)構(gòu)由采樣/保持電路、 Sub-ADC、Sub-DAC、減法器和余量放大器構(gòu)成。當(dāng)模擬信號輸入到第一級結(jié)構(gòu)后，信號經(jīng)采 樣保持后被Sub-ADC量化為數(shù)字碼D1作為本級的數(shù)字量輸出，隨后數(shù)字碼D1被Sub-ADC還原 為模擬量并與輸入的模擬信號進(jìn)行相減，殘差被放大電路放大兩倍后作為下一級結(jié)構(gòu)的模 擬輸入。每級結(jié)構(gòu)均采用同樣的方式工作，最終各級數(shù)字量被輸入到數(shù)字校準(zhǔn)電路進(jìn)行延 時對準(zhǔn)與錯位相加，得到最終8位數(shù)字量。
[0006] 對于每一級結(jié)構(gòu)來說，理想的輸入輸出公式為：
[0007] Vres = 2Vin-bVref (公式 1)
[0008] 其中，b代表該級結(jié)構(gòu)流水線的數(shù)字量輸出。但當(dāng)考慮到電容失配與運(yùn)放的有限增 益這兩項(xiàng)流水線ADC的主要誤差來源后，實(shí)際的輸入輸出公式變?yōu)椋?br>[0009] Vres = (1+8) [ (2+a) Vin- (1 +a) bVref ](公式 2)
[0010] 其中，a與S分別代表電容失陪與運(yùn)放有限增益引起的非理想因素的系數(shù)。由于引 入了這兩項(xiàng)非理想因素，其對流水線ADC的整體影響如圖2所示，導(dǎo)致流水線ADC的輸出產(chǎn)生 線性及非線性的失真，影響其性能指標(biāo)。
[0011] 基于此原因，將數(shù)字后臺校準(zhǔn)技術(shù)引入流水線ADC中，可以同時校準(zhǔn)由電容失配與 運(yùn)放有限增益引起的誤差，且不打斷ADC正常的工作，同時提高ADC的性能指標(biāo)。
[0012] 現(xiàn)在針對流水線ADC的校準(zhǔn)技術(shù)，一般會改變模擬電路結(jié)構(gòu)，使原有電路設(shè)計(jì)變得 復(fù)雜，同時也沒有考慮校準(zhǔn)算法本身對流水線ADC的影響。

【發(fā)明內(nèi)容】

[0013] 本發(fā)明的實(shí)施例提供了一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置，以實(shí)現(xiàn)對流水線ADC 進(jìn)行有效地校準(zhǔn)。
[0014] 本發(fā)明提供了如下方案：
[0015] -種流水線ADC的數(shù)字后臺校準(zhǔn)裝置，包括：
[0016] 所述流水線ADC由多級級聯(lián)的子流水線和校準(zhǔn)電路組成，每級子流水線包括采樣/ 保持電路，余量放大器，Sub-ADC與Sub-DAC，所述校準(zhǔn)電路與每一級子流水線電路連接；
[0017] 模擬信號依次通過流水線ADC的每一級子流水線，在模擬量輸入被校準(zhǔn)級子流水 線的同時，所述校準(zhǔn)電路產(chǎn)生的偽隨機(jī)序列被輸入到所述被校準(zhǔn)級子流水線的Sub-DAC中， 所述被校準(zhǔn)級子流水線輸出的模擬量與偽隨機(jī)序列共同經(jīng)過余量放大器后進(jìn)入到后一級 子流水線；
[0018] 所述校準(zhǔn)電路利用偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn) 換的校準(zhǔn)后的數(shù)字量，對所述被校準(zhǔn)級子流水線轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn) 級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。
[0019] 進(jìn)一步地，所述校準(zhǔn)電路包括PN序列發(fā)生器、選擇器、控制信號模塊、誤差補(bǔ)償模 塊、數(shù)字校準(zhǔn)模塊與數(shù)字量相加模塊，所述數(shù)字校準(zhǔn)模塊包括設(shè)置在各個子流水線中的子 校準(zhǔn)模塊；
[0020] 所述PN序列發(fā)生器，用于產(chǎn)生偽隨機(jī)序列；
[0021] 所述選擇器，用于和所述PN序列發(fā)生器、控制信號模塊連接，和各級子流水線中的 Sub-DAC 連接；
[0022] 所述控制信號模塊，用于控制所述選擇器在某級子流水線的校準(zhǔn)時間向所述某級 子流水線注入偽隨機(jī)序列，同時關(guān)閉向其他級子流水線注入偽隨機(jī)序列的通道；同時控制 誤差補(bǔ)償模塊，給出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償值；
[0023] 所述誤差補(bǔ)償模塊，根據(jù)控制信號控制，輸出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償 值，該誤差補(bǔ)償值為偽隨機(jī)序列乘以相關(guān)系數(shù)；
[0024] 被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于和被校準(zhǔn)級子流水線中的Sub-ADC連接， 利用偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，對 所述Sub-ADC轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量； [0025]所述數(shù)字量相加模塊，用于對各級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量進(jìn)行錯位相 加，得到整個流水線ADC輸出的數(shù)字量。
[0026]進(jìn)一步地，通過選擇器輸出給各級子流水線的偽隨機(jī)序列在時間上相互錯開。 [0027]進(jìn)一步地，所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于接收所述被校準(zhǔn)級子流 水線的所有后級子流水線的反饋信號，所述反饋信號包括所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后 的數(shù)字量，將所述反饋信號與所述被校準(zhǔn)級子流水線接收到的偽隨機(jī)序列相乘，得到計(jì)算 值，再將多次得到的該計(jì)算值進(jìn)行累加求和取平均，得到所述被校準(zhǔn)級子流水線的誤差量， 將所述誤差量與所述Sub-ADC轉(zhuǎn)換的數(shù)字量相乘，得到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn) 后的數(shù)字量。
[0028] 進(jìn)一步地，所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，還用于從校準(zhǔn)級子流水線的 所有后級子流水線轉(zhuǎn)換的數(shù)字量，減去被校準(zhǔn)級子流水線的誤差補(bǔ)償值與被校準(zhǔn)級子流水 線的誤差量的乘積，從而把校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的數(shù)字量中對偽隨機(jī) 序列的量化減去，還原原來的數(shù)字量，還原的數(shù)字量用于錯位相加。
[0029] 進(jìn)一步地，所述的數(shù)字量相加模塊，用于在錯位相加時，從最后一級子流水線加 起，當(dāng)加到已被校準(zhǔn)級子流水線輸出的數(shù)字量后，用該級的誤差量對已得到的多位數(shù)字量 再進(jìn)行線性的校準(zhǔn)，所述誤差量為所述被校準(zhǔn)級子流水線中由電容失陪與運(yùn)放有限增益所 引起的誤差。
[0030] 進(jìn)一步地，所述被校準(zhǔn)級子流水線中的采樣/保持電路，用于接收前級輸入的模擬 信號Vin，對所述模擬信號V in進(jìn)行采樣后，傳輸給所述被校準(zhǔn)級子流水線中的Sub-ADC和余 量放大器；
[0031] 所述被校準(zhǔn)級子流水線中的Sub-ADC，用于將所述采樣/保持電路傳輸過來的模擬 信號Vin轉(zhuǎn)換為數(shù)字量，將所述數(shù)字量傳輸給所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊和Sub-DAC；
[0032]所述被校準(zhǔn)級子流水線中的Sub-DAC，用于接收所述Sub-ADC輸出的數(shù)字量和校準(zhǔn) 電路輸出的偽隨機(jī)序列PN，輸出模擬信號Vras，
[0033] Vres = ( 1 + 8 ) [ ( 2+a ) Vin-( 1 +a ) (bVref-PN ? Veal )]
[0034] =(l+8)[(2+a)Vin-(l+a)bVref]+PN ? Vcai(l+a)(l+8)
[0035] 其中，Vcai和Vref為常量，a與S分別代表電容失陪與運(yùn)放有限增益引起的非理想因 素的系數(shù)；
[0036] 所述被校準(zhǔn)級子流水線中的余量放大器，用于接收Sub-DAC輸出的模擬信號 采樣/保持電路輸出的模擬信號Vin，對模擬信號V in減去模擬信號Vre5S的值進(jìn)行放大后，傳輸 給后一級子流水線。
[0037] 進(jìn)一步地，所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于計(jì)算出被校準(zhǔn)級子流水
[0039]其中E()表示對括號中計(jì)算的多個數(shù)據(jù)進(jìn)行求和取平均，VMS為被校準(zhǔn)級的余量輸 出，PN為偽隨機(jī)序列，Vrrf與Vral為常數(shù)，根據(jù)偽隨機(jī)序列特性
f送一 項(xiàng)求和取平均后趨于〇,而?爐=1，？#(1+6)(1+€〇￥^這一項(xiàng)求和取平均后為（1+6)(1+€〇 Vrrf，故得到被校準(zhǔn)級子流水線對應(yīng)的誤差量。
[0040] 由上述本發(fā)明的實(shí)施例提供的技術(shù)方案可以看出，本發(fā)明實(shí)施例提供了一種應(yīng)用 于流水線的ADC數(shù)字后臺校準(zhǔn)算法，克服現(xiàn)有校準(zhǔn)算法對模擬電路的修改，可同時校準(zhǔn)由電 容失配與運(yùn)放有限增益引起的誤差，且不打斷ADC正常的工作，不改變原有模擬電路設(shè)計(jì)， 校準(zhǔn)代價小，校準(zhǔn)精度高。
【附圖說明】
[0041] 為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用 的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本 領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他 的附圖。
[0042]圖1為本發(fā)明實(shí)施例一提供的一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置的結(jié)構(gòu)框圖； [0043]圖2為本發(fā)明實(shí)施例一提供的一種校準(zhǔn)電路和子流水線的結(jié)構(gòu)框圖；
[0044]圖3為本發(fā)明實(shí)施例二提供的一種由7級子流水線級聯(lián)構(gòu)成的流水線ADC的數(shù)字后 臺校準(zhǔn)裝置的結(jié)構(gòu)圖；
[0045] 圖4為本發(fā)明實(shí)施例二提供的一種校準(zhǔn)前的流水線ADC轉(zhuǎn)移曲線示意圖；示；
[0046] 圖5為本發(fā)明實(shí)施例二提供的一種校準(zhǔn)后的流水線ADC轉(zhuǎn)移曲線示意圖；示；
[0047]圖6為本發(fā)明實(shí)施例二提供的一種對流水線ADC的前4級進(jìn)行校準(zhǔn)的示意圖。
【具體實(shí)施方式】
[0048] 下面詳細(xì)描述本發(fā)明的實(shí)施方式，所述實(shí)施方式的示例在附圖中示出，其中自始 至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參 考附圖描述的實(shí)施方式是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0049] 本技術(shù)領(lǐng)域技術(shù)人員可以理解，除非特意聲明，這里使用的單數(shù)形式"一"、"一 個"、"所述"和"該"也可包括復(fù)數(shù)形式。應(yīng)該進(jìn)一步理解的是，本發(fā)明的說明書中使用的措 辭"包括"是指存在所述特征、整數(shù)、步驟、操作、元件和/或組件，但是并不排除存在或添加 一個或多個其他特征、整數(shù)、步驟、操作、元件、組件和/或它們的組。應(yīng)該理解，當(dāng)我們稱元 件被"連接"或"耦接"到另一元件時，它可以直接連接或耦接到其他元件，或者也可以存在 中間元件。此外，這里使用的"連接"或"耦接"可以包括無線連接或耦接。這里使用的措辭 "和/或"包括一個或更多個相關(guān)聯(lián)的列出項(xiàng)的任一單元和全部組合。
[0050] 本技術(shù)領(lǐng)域技術(shù)人員可以理解，除非另外定義，這里使用的所有術(shù)語(包括技術(shù)術(shù) 語和科學(xué)術(shù)語)具有與本發(fā)明所屬領(lǐng)域中的普通技術(shù)人員的一般理解相同的意義。還應(yīng)該 理解的是，諸如通用字典中定義的那些術(shù)語應(yīng)該被理解為具有與現(xiàn)有技術(shù)的上下文中的意 義一致的意義，并且除非像這里一樣定義，不會用理想化或過于正式的含義來解釋。
[0051] 為便于對本發(fā)明實(shí)施例的理解，下面將結(jié)合附圖以幾個具體實(shí)施例為例做進(jìn)一步 的解釋說明，且各個實(shí)施例并不構(gòu)成對本發(fā)明實(shí)施例的限定。
[0052] 實(shí)施例一
[0053]本發(fā)明實(shí)施例提供了一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置，該裝置的結(jié)構(gòu)框圖如 圖1所示，由多級級聯(lián)的子流水線和校準(zhǔn)電路組成，每級子流水線包括采樣/保持電路，余量 放大器，Sub-ADC與Sub-DAC，所述校準(zhǔn)電路與每一級子流水線電路連接。
[0054]模擬信號依次通過流水線ADC的每一級子流水線，在模擬量輸入被校準(zhǔn)級子流水 線的同時，所述校準(zhǔn)電路產(chǎn)生的PN序列(Pseudo-noise Sequence，偽隨機(jī)序列)被輸入到被 校準(zhǔn)級子流水線的Sub-DAC中，被校準(zhǔn)級子流水線輸出的模擬量與偽隨機(jī)序列共同經(jīng)過余 量放大器后進(jìn)入到后一級子流水線；
[0055] 所述校準(zhǔn)電路利用偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn) 換的校準(zhǔn)后的數(shù)字量，對所述被校準(zhǔn)級子流水線轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn) 級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。
[0056] 本發(fā)明實(shí)施例提供的一種校準(zhǔn)電路和子流水線的結(jié)構(gòu)框圖示意圖如圖2所示，所 述校準(zhǔn)電路包括PN序列發(fā)生器、選擇器、控制信號模塊、誤差補(bǔ)償模塊、數(shù)字校準(zhǔn)模塊與數(shù) 字量相加模塊，所述數(shù)字校準(zhǔn)模塊包括設(shè)置在各個子流水線中的子校準(zhǔn)模塊；
[0057]所述PN序列發(fā)生器，用于產(chǎn)生偽隨機(jī)序列；
[0058]所述選擇器，用于和所述PN序列發(fā)生器、控制信號模塊連接，和各級子流水線中的 Sub-DAC連接，通過選擇器輸出給各級子流水線的偽隨機(jī)序列在時間上相互錯開；
[0059] 所述控制信號模塊，用于控制所述選擇器在某級子流水線的校準(zhǔn)時間向所述某級 子流水線注入偽隨機(jī)序列，同時關(guān)閉向其他級子流水線注入偽隨機(jī)序列的通道；同時控制 誤差補(bǔ)償模塊，給出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償值；
[0060] 所述誤差補(bǔ)償模塊，根據(jù)控制信號控制，輸出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償 值，該誤差補(bǔ)償值為偽隨機(jī)序列乘以相關(guān)系數(shù);根據(jù)設(shè)定的誤差補(bǔ)償值，針對被校準(zhǔn)級子流 水線補(bǔ)償校準(zhǔn)算法本身引起的誤差；
[0061] 所述數(shù)字量相加模塊，用于對各級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量進(jìn)行錯位相 加，得到整個流水線ADC輸出的數(shù)字量。在錯位相加時，從最后一級子流水線加起，當(dāng)加到已 被校準(zhǔn)級子流水線輸出的數(shù)字量后，用該級的誤差量對已得到的多位數(shù)字量再進(jìn)行線性的 校準(zhǔn)，所述誤差量為所述被校準(zhǔn)級子流水線中由電容失陪與運(yùn)放有限增益所引起的誤差。 [0062]所述被校準(zhǔn)級子流水線中的采樣/保持電路，用于接收前級輸入的模擬信號V in，對 所述模擬信號vin進(jìn)行采樣后，傳輸給被校準(zhǔn)級子流水線中的Sub-ADC和余量放大器；
[0063]被校準(zhǔn)級子流水線中的Sub-ADC，用于將所述采樣/保持電路傳輸過來的模擬信號 Vin轉(zhuǎn)換為數(shù)字量，將所述數(shù)字量傳輸給所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊和Sub-DAC; [0064]所述被校準(zhǔn)級子流水線中的Sub-DAC，用于接收所述Sub-ADC輸出的數(shù)字量和校準(zhǔn) 電路輸出的偽隨機(jī)序列PN，輸出模擬信號V res。由于只考慮電路中由電容失陪與運(yùn)放有限增 益所引起的誤差，被校準(zhǔn)級流水線的輸入輸出公式在加入偽隨機(jī)序列后由公式(2)變?yōu)椋?br>[0065] ^ r e s =(1 + 5 )[{2 + ? f " -(!+? )(fe V r e f -P N -V c a ,)] = (l + 5 )[(2 + a )K . n -(l + ct )b V r e f ]+F N -F c a ； (l + a + (3)
[0066] 其中，Vcai和Vref為常量，a與S分別代表電容失陪與運(yùn)放有限增益引起的非理想因 素的系數(shù)。通過公式(3)可以看出，加入偽隨機(jī)序列后，輸出相當(dāng)于原有經(jīng)過該級的余量信 號疊加上與偽隨機(jī)序列相關(guān)的一項(xiàng)。其中，pn ? v^a+coa+s)這一項(xiàng)攜帶有誤差系數(shù)（i+ a)(l+S)。之后，輸出經(jīng)過后級流水線的量化后，再乘以被注入的偽隨機(jī)系列信號本身。根據(jù) 其特性，對結(jié)果進(jìn)行累加求和并取平均，得到的該級的誤差項(xiàng)。
[0067] 所述被校準(zhǔn)級子流水線中的余量放大器，用于接收Sub-DAC輸出的模擬信號VrejP 采樣/保持電路輸出的模擬信號vin，對模擬信號Vin減去模擬信號Vre5S的值進(jìn)行放大后，傳輸 給后一級子流水線。
[0068] 被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于和被校準(zhǔn)級子流水線中的Sub-ADC連接， 利用偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，對 所述Sub-ADC轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。 具體處理過程包括:接收被校準(zhǔn)級子流水線的所有后級子流水線的反饋信號，所述反饋信 號包括所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，將所述反饋信號與所述被校準(zhǔn)級子流水 線接收到的偽隨機(jī)序列相乘，得到計(jì)算值，再將多次得到的該計(jì)算值進(jìn)行累加求和取平均， 得到所述被校準(zhǔn)級子流水線的誤差量，將所述誤差量與所述Sub-ADC轉(zhuǎn)換的數(shù)字量相乘，得 到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。
[0069] 所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，還用于從校準(zhǔn)級子流水線的所有后級子 流水線轉(zhuǎn)換的數(shù)字量，減去被校準(zhǔn)級子流水線的誤差補(bǔ)償值與被校準(zhǔn)級子流水線的誤差量 的乘積，從而把校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的數(shù)字量中對偽隨機(jī)序列的量化 減去，還原原來的數(shù)字量，還原的數(shù)字量用于錯位相加。
[0070] 上述被校準(zhǔn)級子流水線的誤差量
丨的計(jì)算過程包括：
[0073] 實(shí)際電路中，若假定被校準(zhǔn)級后級為理想情況下，Vre5S即為被校準(zhǔn)級子流水線的所 有后級子流水線的校準(zhǔn)后的數(shù)字量的對應(yīng)值。
[0074] 其中E()表示對括號中計(jì)算的多個數(shù)據(jù)進(jìn)行求和取平均，VMS為被校準(zhǔn)級的余量輸 出，PN為偽隨機(jī)序列，Vrrf與Vral為常數(shù)，根據(jù)偽隨機(jī)序列特性
f送一 項(xiàng)求和取平均后趨于〇,而?爐=1，？妒（1+5)(1+€〇￥^這一項(xiàng)求和取平均后為（1+5)(1+€〇 Vraf，故可以得到被校準(zhǔn)級子流水線對應(yīng)的誤差量。
[0075] 實(shí)施例二
[0076] 該實(shí)施例提供的一種由7級子流水線級聯(lián)構(gòu)成的流水線ADC的數(shù)字后臺校準(zhǔn)裝置 的結(jié)構(gòu)圖如圖3所示，前6級每級產(chǎn)生1.5bit數(shù)字位，第7級產(chǎn)生2bit數(shù)字位。模擬信號依次 通過流水線ADC的每一級結(jié)構(gòu)，并產(chǎn)生1.5bit(最后一級為2bit)的數(shù)字量，最后經(jīng)過錯位相 加得到最后8b it數(shù)字量。
[0077]校準(zhǔn)只對前4級進(jìn)行校準(zhǔn)，校準(zhǔn)的對象為由電容失陪與運(yùn)放有限增益所引起的誤 差。當(dāng)需要校準(zhǔn)某級結(jié)構(gòu)時，模擬量輸入該級結(jié)構(gòu)的同時，由PN序列發(fā)生器產(chǎn)生的偽隨機(jī)序 列會被輸入到被校準(zhǔn)級的Sub-DAC中。該級被輸入的模擬量與偽隨機(jī)序列共同經(jīng)過余量放 大器后進(jìn)入到后一級，并依次完成剩余數(shù)字量的轉(zhuǎn)換。利用偽隨機(jī)序列的特性，將被校準(zhǔn)級 后級轉(zhuǎn)換的數(shù)字量，即加入過偽隨機(jī)序列的轉(zhuǎn)換的數(shù)字量，與其本身相乘，再對結(jié)果進(jìn)行累 加求和取平均，得到偽隨機(jī)序列攜帶出的由電容失陪與運(yùn)放的有限增益一起的誤差量，利 用此誤差量對被校準(zhǔn)級轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，校準(zhǔn)后的結(jié)果即為該級真正的輸出值。被 校準(zhǔn)級由第四級開始，依次利用已校準(zhǔn)過的后級數(shù)據(jù)校準(zhǔn)前一級，直到第一級校準(zhǔn)完畢，最 終得到每級1.5b it的輸出數(shù)字量。
[0078]為得到最終的8bit輸出值，在錯位相加時，從最后一級加起，當(dāng)加到已被校準(zhǔn)級輸 出的數(shù)字量后，將該級的誤差量對已得到的多位數(shù)字量再進(jìn)行線性的校準(zhǔn)。
[0079] 對流水線ADC第一級進(jìn)行校準(zhǔn)時，控制信號控制選擇器在該級校準(zhǔn)時間能向其 Sub-DAC注入PN序列發(fā)生器產(chǎn)生的偽隨機(jī)序列，同時關(guān)閉向其他流水線級注入偽隨機(jī)序列 的通道。
[0080] 該實(shí)施例提供的一種校準(zhǔn)前的流水線ADC轉(zhuǎn)移曲線如圖4所示，校準(zhǔn)后的流水線 ADC轉(zhuǎn)移曲線如圖5所示，誤差已被校準(zhǔn)。這里的校準(zhǔn)是對電容失配與運(yùn)放有限增益這兩個 誤差因素的整體校準(zhǔn)，不考慮兩個誤差因素單獨(dú)的值。經(jīng)過校準(zhǔn)后的數(shù)字量為本級的實(shí)際 數(shù)字量輸出，參與到之后的錯位相加中。
[0081] 由于需要校準(zhǔn)本級的數(shù)字量，后級流水線量化的余差包含兩個部分，即真正需要 量化的余差和疊加的偽隨機(jī)序列。為了得到真實(shí)的后級流水線量化值，需要將疊加進(jìn)的偽 隨機(jī)序列的值抵消掉。對比公式(2)與公式(3)可以看出，公式(3)中這一項(xiàng)PN* Vcal(l+a)(l +S)為疊加項(xiàng)，只要把這一項(xiàng)抵消掉，就可以還原后級流水線對余量的真正數(shù)字量化值。由 于PN. Vcal值已知，而（1+€〇(1+5)的值我們已經(jīng)通過公式⑷得出，所以我們將PN. Vcal(l+ a)(l+S)對應(yīng)的數(shù)字量從后級流水線量化的數(shù)字量輸出中減去，就得到了后級流水線量化 數(shù)字量的真實(shí)值。這里要特別說明的是，pn ? v^a+coa+s)對應(yīng)的數(shù)字量是其后級相對于 校準(zhǔn)級對該值量化的數(shù)字量，由于級間的放大作用，不同級加入該值后，其對應(yīng)的數(shù)字量的 值也不同。對于第一級，該值是后7級對其的128位量化;對于第二級，該值則是后6級對其的 64位量化，以此類推。
[0082] 在校準(zhǔn)整個流水線ADC的過程中，由于流水線級間的放大作用，越高前的級數(shù)中， 誤差對整個流水線ADC的影響越大?？紤]到校準(zhǔn)效果與校準(zhǔn)時間，這里只對流水線ADC的前4 級進(jìn)行校準(zhǔn)。圖6為本發(fā)明實(shí)施例二提供的一種對流水線ADC的前4級進(jìn)行校準(zhǔn)的示意圖，校 準(zhǔn)的順序?yàn)?從第4級往前依次校準(zhǔn)，直到校準(zhǔn)到第一級。當(dāng)校準(zhǔn)完某級后，該級的被校準(zhǔn)后 的數(shù)字量輸出便替換原輸出，參與到接下來的校準(zhǔn)中。由控制信號模塊控制選擇器將PN序 列發(fā)生器產(chǎn)生的偽隨機(jī)序列輸入到校準(zhǔn)級，依次控制校準(zhǔn)的順序。每一級的校準(zhǔn)都需要后 級量化的數(shù)據(jù)與對應(yīng)的偽隨機(jī)序列。對于第4級的校準(zhǔn)，就只需要最后3級的數(shù)字量與對應(yīng) 的偽隨機(jī)序列;對于第3級，則需要最后3級的數(shù)字量，與校準(zhǔn)好的第4級數(shù)字量;對于第2級， 則需要最后3級的數(shù)字量，與校準(zhǔn)好的第3、4級數(shù)字量;對于第1級，則需要最后3級的數(shù)字 量，與前面所有校準(zhǔn)好的數(shù)據(jù)。校準(zhǔn)這1-4級時，共用四個狀態(tài)，每個狀態(tài)校準(zhǔn)一級，彼此不 沖突。對于每個狀態(tài)，校準(zhǔn)完后的后級數(shù)據(jù)與誤差補(bǔ)償相加，去掉加入的偽隨機(jī)序列，還原 原來的數(shù)字量。
[0083]為得到最終數(shù)字輸出，需要后級數(shù)字量，被校準(zhǔn)位，以及誤差補(bǔ)償三項(xiàng)組成。第5-7 級數(shù)據(jù)，由于自身不涉及校準(zhǔn)的問題，可直接由量化的數(shù)字量與誤差補(bǔ)償相加得出，再與前 級數(shù)據(jù)進(jìn)行相加得到最終數(shù)字量;若在進(jìn)行第4級的校準(zhǔn)狀態(tài)中，則第4-7級數(shù)據(jù)由經(jīng)過誤 差補(bǔ)償?shù)暮?級數(shù)據(jù)與被校準(zhǔn)的第4級數(shù)據(jù)相加得出，并進(jìn)行一次線性校準(zhǔn)后，再與前級數(shù) 據(jù)進(jìn)行相加得到最終數(shù)字量;若在進(jìn)行第3級的校準(zhǔn)狀態(tài)中，則第4-7級數(shù)據(jù)由經(jīng)過誤差補(bǔ) 償?shù)暮?級數(shù)據(jù)，此時第4級數(shù)據(jù)已被校準(zhǔn)（它屬于第3級的后級，因此也包含了需要進(jìn)行誤 差補(bǔ)償?shù)牟糠?且該4級數(shù)據(jù)也被進(jìn)行了線性校準(zhǔn)，再與前級數(shù)據(jù)進(jìn)行相加得到最終數(shù)字 量;以此類推，得到在各個狀態(tài)下最終輸出的數(shù)字量。
[0084]線性校準(zhǔn)的目的在于修正某級校準(zhǔn)后數(shù)據(jù)產(chǎn)生的線性誤差。由于上述所提到誤差 的影響，每一級的余差放大不再是精確的2倍，實(shí)際流水線ADC的分辨率（以實(shí)例所述8位流 水線ADC為例)也不再是256級，但實(shí)際的數(shù)字量輸出仍是以8為256級為標(biāo)準(zhǔn)，所以需要加入 線性校準(zhǔn)修正由此引起的誤差。同樣的原理也適用于被校準(zhǔn)級所需后級數(shù)據(jù)的修正。
[0085] 綜上所述，本發(fā)明實(shí)施例提供了一種應(yīng)用于流水線的ADC數(shù)字后臺校準(zhǔn)算法，克服 現(xiàn)有校準(zhǔn)算法對模擬電路的修改，可同時校準(zhǔn)由電容失配與運(yùn)放有限增益引起的誤差，且 不打斷ADC正常的工作，不改變原有模擬電路設(shè)計(jì)，校準(zhǔn)代價小，校準(zhǔn)精度高。
[0086] 本領(lǐng)域普通技術(shù)人員可以理解:附圖只是一個實(shí)施例的示意圖，附圖中的模塊或 流程并不一定是實(shí)施本發(fā)明所必須的。
[0087] 通過以上的實(shí)施方式的描述可知，本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可 借助軟件加必需的通用硬件單元的方式來實(shí)現(xiàn)?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì) 上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品 可以存儲在存儲介質(zhì)中，如R0M/RAM、磁碟、光盤等，包括若干指令用以使得一臺計(jì)算機(jī)設(shè)備 (可以是個人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實(shí)施例或者實(shí)施例的某些 部分所述的方法。
[0088] 本說明書中的各個實(shí)施例均采用遞進(jìn)的方式描述，各個實(shí)施例之間相同相似的部 分互相參見即可，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處。尤其，對于裝置或 系統(tǒng)實(shí)施例而言，由于其基本相似于方法實(shí)施例，所以描述得比較簡單，相關(guān)之處參見方法 實(shí)施例的部分說明即可。以上所描述的裝置及系統(tǒng)實(shí)施例僅僅是示意性的，其中所述作為 分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或 者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿?據(jù)實(shí)際的需要選擇其中的部分或者全部模塊來實(shí)現(xiàn)本實(shí)施例方案的目的。本領(lǐng)域普通技術(shù) 人員在不付出創(chuàng)造性勞動的情況下，即可以理解并實(shí)施。
[0089] 以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍 為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于，包括： 所述流水線ADC由多級級聯(lián)的子流水線和校準(zhǔn)電路組成，每級子流水線包括采樣/保持 電路，余量放大器，Sub-ADC與Sub-DAC，所述校準(zhǔn)電路與每一級子流水線電路連接； 模擬信號依次通過流水線ADC的每一級子流水線，在模擬量輸入被校準(zhǔn)級子流水線的 同時，所述校準(zhǔn)電路產(chǎn)生的偽隨機(jī)序列被輸入到所述被校準(zhǔn)級子流水線的Sub-DAC中，所述 被校準(zhǔn)級子流水線輸出的模擬量與偽隨機(jī)序列共同經(jīng)過余量放大器后進(jìn)入到后一級子流 水線； 所述校準(zhǔn)電路利用偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的 校準(zhǔn)后的數(shù)字量，對所述被校準(zhǔn)級子流水線轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn)級子 流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。2. 根據(jù)權(quán)利要求1所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于，所述校準(zhǔn)電路 包括PN序列發(fā)生器、選擇器、控制信號模塊、誤差補(bǔ)償模塊、數(shù)字校準(zhǔn)模塊與數(shù)字量相加模 塊，所述數(shù)字校準(zhǔn)模塊包括設(shè)置在各個子流水線中的子校準(zhǔn)模塊； 所述PN序列發(fā)生器，用于產(chǎn)生偽隨機(jī)序列； 所述選擇器，用于和所述PN序列發(fā)生器、控制信號模塊連接，和各級子流水線中的Sub-DAC 連接； 所述控制信號模塊，用于控制所述選擇器在某級子流水線的校準(zhǔn)時間向所述某級子流 水線注入偽隨機(jī)序列，同時關(guān)閉向其他級子流水線注入偽隨機(jī)序列的通道；同時控制誤差 補(bǔ)償模塊，給出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償值； 所述誤差補(bǔ)償模塊，根據(jù)控制信號控制，輸出被校準(zhǔn)級子流水線對應(yīng)的誤差補(bǔ)償值，該 誤差補(bǔ)償值為偽隨機(jī)序列乘以相關(guān)系數(shù)； 被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于和被校準(zhǔn)級子流水線中的Sub-ADC連接，利用 偽隨機(jī)序列和所述被校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，對所述 Sub-ADC轉(zhuǎn)換的數(shù)字量進(jìn)行校準(zhǔn)，得到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量； 所述數(shù)字量相加模塊，用于對各級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量進(jìn)行錯位相加，得 到整個流水線ADC輸出的數(shù)字量。3. 根據(jù)權(quán)利要求2所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于，通過選擇器輸 出給各級子流水線的偽隨機(jī)序列在時間上相互錯開。4. 根據(jù)權(quán)利要求3所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于： 所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于接收所述被校準(zhǔn)級子流水線的所有后級 子流水線的反饋信號，所述反饋信號包括所有后級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量，將所 述反饋信號與所述被校準(zhǔn)級子流水線接收到的偽隨機(jī)序列相乘，得到計(jì)算值，再將多次得 到的該計(jì)算值進(jìn)行累加求和取平均，得到所述被校準(zhǔn)級子流水線的誤差量，將所述誤差量 與所述Sub-ADC轉(zhuǎn)換的數(shù)字量相乘，得到所述被校準(zhǔn)級子流水線轉(zhuǎn)換的校準(zhǔn)后的數(shù)字量。5. 根據(jù)權(quán)利要求4所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于： 所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，還用于從校準(zhǔn)級子流水線的所有后級子流水 線轉(zhuǎn)換的數(shù)字量，減去被校準(zhǔn)級子流水線的誤差補(bǔ)償值與被校準(zhǔn)級子流水線的誤差量的乘 積，從而把校準(zhǔn)級子流水線的所有后級子流水線轉(zhuǎn)換的數(shù)字量中對偽隨機(jī)序列的量化減 去，還原原來的數(shù)字量，還原的數(shù)字量用于錯位相加。6. 根據(jù)權(quán)利要求4所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于： 所述的數(shù)字量相加模塊，用于在錯位相加時，從最后一級子流水線加起，當(dāng)加到已被校 準(zhǔn)級子流水線輸出的數(shù)字量后，用該級的誤差量對已得到的多位數(shù)字量再進(jìn)行線性的校 準(zhǔn)，所述誤差量為所述被校準(zhǔn)級子流水線中由電容失陪與運(yùn)放有限增益所引起的誤差。7. 根據(jù)權(quán)利要求4所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于： 所述被校準(zhǔn)級子流水線中的采樣/保持電路，用于接收前級輸入的模擬信號Vin，對所述 模擬信號Vin進(jìn)行采樣后，傳輸給所述被校準(zhǔn)級子流水線中的Sub-ADC和余量放大器； 所述被校準(zhǔn)級子流水線中的Sub-ADC，用于將所述采樣/保持電路傳輸過來的模擬信號 Vin轉(zhuǎn)換為數(shù)字量，將所述數(shù)字量傳輸給所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊和Sub-DAC; 所述被校準(zhǔn)級子流水線中的Sub-DAC，用于接收所述Sub-ADC輸出的數(shù)字量和校準(zhǔn)電路 輸出的偽隨機(jī)序列PN，輸出模擬信號Vras， Vres = ( 1 + δ ) [ ( 2+α ) Vin- ( 1 +〇 ) ( bVrefPN * Veal )] =(l+δ) [ (2+a)Vin-(l+a)bVref]+PN · Vcai(l+c〇 (1+δ) 其中，Vcal和Vref為常量，α與δ分別代表電容失陪與運(yùn)放有限增益引起的非理想因素的 系數(shù)； 所述被校準(zhǔn)級子流水線中的余量放大器，用于接收Sub-DAC輸出的模擬信號Vres和采 樣/保持電路輸出的模擬信號Vin，對模擬信號Vin減去模擬信號Vre3S的值進(jìn)行放大后，傳輸給 后一級子流水線。8. 根據(jù)權(quán)利要求4所述的流水線ADC的數(shù)字后臺校準(zhǔn)裝置，其特征在于： 所述被校準(zhǔn)級子流水線中的子校準(zhǔn)模塊，用于計(jì)算出被校準(zhǔn)級子流水線的誤差量其中E〇表示對括號中計(jì)算的多個數(shù)據(jù)進(jìn)行求和取平均，Vre3S為被校準(zhǔn)級的余量輸出，PN 為偽隨機(jī)序列，Vrrf與Vral為常數(shù)，根據(jù)偽隨機(jī)序列特性，^+ 這一項(xiàng)求 和取平均后趨于0,而?妒=1，？爐（1+6)(1+€〇￥^這一項(xiàng)求和取平均后為（1+6)(1+€〇￥^，故 得到被校準(zhǔn)級子流水線對應(yīng)的誤差量。
【文檔編號】H03M1/38GK105959005SQ201610248384
【公開日】2016年9月21日
【申請日】2016年4月20日
【發(fā)明人】駱麗, 王天偉
【申請人】北京交通大學(xué)