主從式soc芯片低功耗控制電路的制作方法
【專利摘要】本發(fā)明提供一種主從式SOC芯片低功耗控制電路，包括控制器、片外CPU和SOC芯片內(nèi)的片內(nèi)CPU，控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)片外CPU和/或片內(nèi)CPU輸出的配置信息，針對(duì)配置信息中的每個(gè)配置對(duì)象分別生成控制信號(hào)，并將對(duì)應(yīng)的控制信號(hào)發(fā)送給SOC芯片中對(duì)應(yīng)片內(nèi)CPU的電源控制端。本發(fā)明通過(guò)設(shè)置片外CPU和控制器，并使控制器根據(jù)片外CPU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號(hào)，來(lái)控制SOC芯片內(nèi)對(duì)應(yīng)片內(nèi)CPU電源的開(kāi)關(guān)，可以在片內(nèi)CPU不需要工作時(shí)完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低整個(gè)SOC芯片的功耗。
【專利說(shuō)明】
主從式SOC芯片低功耗控制電路
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于S0C(System on Chip，系統(tǒng)級(jí)芯片)芯片領(lǐng)域，具體涉及一種主從式SOC芯片低功耗控制電路。
【背景技術(shù)】
[0002]隨著深亞微米芯片技術(shù)的發(fā)展，芯片的規(guī)模越來(lái)越大、功能越來(lái)越多、而對(duì)低功耗的要求越來(lái)越高。芯片功耗的問(wèn)題最近幾年得到了越來(lái)越多的重視，主要來(lái)源于:90nm以下，隨著設(shè)計(jì)流程的發(fā)展，芯片的集成度達(dá)到了百萬(wàn)門(mén)級(jí)，規(guī)模越來(lái)越大。這就產(chǎn)生了芯片封裝成本、電源成本和可靠性問(wèn)題。SOC芯片功耗過(guò)大的話，將產(chǎn)生如下的危害:
[0003]籲消耗能源；
[0004]?限制電池的使用時(shí)間；
[0005]?增加芯片制造成本、散熱問(wèn)題變得非常嚴(yán)重；
[0006]?降低芯片可靠性；
[0007 ] 隹限制芯片性能提尚；
[0008]?影響高性能數(shù)字SOC系統(tǒng)的設(shè)計(jì)和市場(chǎng)應(yīng)用。
[0009]現(xiàn)在項(xiàng)目所用工藝尺寸越來(lái)越小，特別是在90nm以下工藝，靜態(tài)功耗占的比重越來(lái)越大。而客戶對(duì)功耗的要求越來(lái)越苛刻。因此，必須開(kāi)展深亞微米下低功耗技術(shù)的研究以滿足客戶對(duì)芯片的功耗要求。目前，SOC芯片在運(yùn)行過(guò)程中仍然存在功耗較大的問(wèn)題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明提供一種主從式SOC芯片低功耗控制電路，以解決目前SOC芯片在運(yùn)行過(guò)程中存在的功耗較大的問(wèn)題。
[0011]根據(jù)本發(fā)明實(shí)施例的第一方面，提供一種SOC芯片低功耗控制電路，包括控制器、片夕卜CPU和SOC芯片內(nèi)的片內(nèi)CPU，所述控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)所述片外CHJ和/或片內(nèi)CPU輸出的配置信息，針對(duì)所述配置信息中的每個(gè)配置對(duì)象分別生成控制信號(hào)，并將對(duì)應(yīng)的控制信號(hào)發(fā)送給所述SOC芯片中對(duì)應(yīng)片內(nèi)CPU的電源控制端。
[0012]在一種可選的實(shí)現(xiàn)方式中，所述控制器還用于將對(duì)應(yīng)的控制信號(hào)發(fā)送給所述SOC芯片內(nèi)對(duì)應(yīng)功能模塊的電源控制端和/或時(shí)鐘信號(hào)端。
[0013]在另一種可選的實(shí)現(xiàn)方式中，所述控制器用于判斷是否同時(shí)接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，若否，則根據(jù)當(dāng)時(shí)接收到的所述片外CPU或所述片內(nèi)CPU輸出的配置信息生成控制信號(hào)。
[0014]在另一種可選的實(shí)現(xiàn)方式中，所述控制器還用于若同時(shí)接收到所述片外CPU和所述片內(nèi)CR]輸出的配置信息，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息是否相同，若相同，則根據(jù)所述片外CR]或所述片內(nèi)CPU輸出的配置信息生成控制信號(hào)。
[0015]在另一種可選的實(shí)現(xiàn)方式中，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不相同，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息中是否存在重疊配置對(duì)象，若存在，則針對(duì)所述重疊配置對(duì)象，根據(jù)所述片外CPU輸出的配置信息生成控制信號(hào)，針對(duì)非重疊配置對(duì)象，根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)。
[0016]在另一種可選的實(shí)現(xiàn)方式中，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不存在重疊配置對(duì)象，則根據(jù)所述片外(PU和所述片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)。
[0017]在另一種可選的實(shí)現(xiàn)方式中，所述控制器用于針對(duì)所述配置信息中的每個(gè)配置對(duì)象，從預(yù)先存儲(chǔ)的配置對(duì)象的標(biāo)識(shí)信息與所述控制器輸出端口的對(duì)應(yīng)關(guān)系中，查找出所述控制器中與該配置對(duì)象的標(biāo)識(shí)信息對(duì)應(yīng)的輸出端口，并將對(duì)應(yīng)的控制信號(hào)從查找出的所述輸出端口輸出。
[0018]本發(fā)明的有益效果是:
[0019]1、目前SOC芯片內(nèi)的片內(nèi)CPU通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費(fèi)，本發(fā)明通過(guò)設(shè)置片外CPU和控制器，并使控制器根據(jù)片外CPU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號(hào)，來(lái)控制SOC芯片內(nèi)對(duì)應(yīng)片內(nèi)CPU電源的開(kāi)關(guān)，可以在片內(nèi)CPU不需要工作時(shí)完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗；
[0020]2、本發(fā)明不僅可以對(duì)片內(nèi)CPU的電源開(kāi)關(guān)進(jìn)行控制，還可以代替片內(nèi)CPU對(duì)SOC芯片中各個(gè)功能模塊的電源開(kāi)關(guān)和/或時(shí)鐘開(kāi)關(guān)進(jìn)行控制，由此可以減輕片內(nèi)CPU的負(fù)擔(dān)，提高片內(nèi)CPU的運(yùn)行速度，從而可以提高SOC芯片的整體性能，實(shí)現(xiàn)SOC芯片中電源時(shí)鐘開(kāi)關(guān)統(tǒng)一控制；
[0021]3、本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息時(shí)，針對(duì)兩者配置信息中的重疊配置對(duì)象，根據(jù)片外CPU的配置信息生成控制信號(hào)，可以使片外CPU的配置優(yōu)先級(jí)尚于片內(nèi)CPU的配置優(yōu)先級(jí)，從而可以在提尚SOC芯片外控能力的基礎(chǔ)上，提尚SOC芯片中各片內(nèi)CPU和功能模塊的配置準(zhǔn)確度，進(jìn)而可以降低SOC芯片的功耗；
[0022]4、本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息時(shí)，針對(duì)兩者配置信息中的非重疊配置對(duì)象，根據(jù)片外CPU和片內(nèi)CTU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)，以對(duì)非重疊配置對(duì)象進(jìn)行分別配置，由此可以提高配置對(duì)象的配置成功率，從而可以降低功耗；
[0023]5、本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息，且兩者配置信息中不存在重疊配置對(duì)象時(shí)，根據(jù)片外CPU和片內(nèi)CTU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)，以對(duì)各個(gè)配置對(duì)象進(jìn)行分別配置，由此可以提高配置對(duì)象的配置成功率，從而可以降低功耗。
【附圖說(shuō)明】
[0024]圖1是本發(fā)明主從式SOC芯片低功耗控制電路的一個(gè)實(shí)施例電路示意圖；
[0025]圖2是本發(fā)明主從式SOC芯片低功耗控制電路的另一個(gè)實(shí)施例電路示意圖；
[0026]圖3是圖2中控制器的一個(gè)實(shí)施例電路示意圖。
【具體實(shí)施方式】
[0027]為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明實(shí)施例中的技術(shù)方案，并使本發(fā)明實(shí)施例的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例中技術(shù)方案作進(jìn)一步詳細(xì)的說(shuō)明。
[0028]在本發(fā)明的描述中，除非另有規(guī)定和限定，需要說(shuō)明的是，術(shù)語(yǔ)“連接”應(yīng)做廣義理解，例如，可以是機(jī)械連接或電連接，也可以是兩個(gè)元件內(nèi)部的連通，可以是直接相連，也可以通過(guò)中間媒介間接相連，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語(yǔ)的具體含義。
[0029]參見(jiàn)圖1，為本發(fā)明主從式SOC芯片低功耗控制電路的一個(gè)實(shí)施例電路示意圖。該主從式SOC芯片低功耗控制電路可以包括控制器110、片外CPlKCentral Processing Unit，中央處理單元)130和SOC芯片120內(nèi)的片內(nèi)CPU 140，控制器110可以分別與片外CPU130和片內(nèi)CPU 140連接，用于根據(jù)片外CPU 130和/或片內(nèi)CPU 140輸出的配置信息，針對(duì)配置信息中的每個(gè)配置對(duì)象生成控制信號(hào)，并將對(duì)應(yīng)的控制信號(hào)發(fā)送給SOC芯片120中對(duì)應(yīng)片內(nèi)CPU140的電源控制端。
[0030]本實(shí)施例中，控制器110除了可以生成對(duì)SOC芯片120中對(duì)應(yīng)片內(nèi)CPU的電源開(kāi)關(guān)進(jìn)行控制的信號(hào)，還可以生成對(duì)SOC芯片120中對(duì)應(yīng)功能模塊150的電源開(kāi)關(guān)和/或時(shí)鐘開(kāi)關(guān)進(jìn)行控制的信號(hào)，并對(duì)應(yīng)地，將這些信號(hào)發(fā)送給對(duì)應(yīng)功能模塊150的電源控制端和/或時(shí)鐘控制端。本發(fā)明不僅可以對(duì)片內(nèi)CPU的電源開(kāi)關(guān)進(jìn)行控制，還可以代替片內(nèi)CPU對(duì)SOC芯片中各個(gè)功能申旲塊的電源開(kāi)關(guān)和/或時(shí)鐘開(kāi)關(guān)進(jìn)彳丁控制，由此可以減輕片內(nèi)CPU的負(fù)擔(dān)，提尚片內(nèi)CPU的運(yùn)行速度，從而可以提高SOC芯片的整體性能，實(shí)現(xiàn)SOC芯片中電源時(shí)鐘開(kāi)關(guān)統(tǒng)一控制。
[0031]控制器110在根據(jù)片外CPU130和/或片內(nèi)CPU 140輸出的配置信息生成控制信號(hào)時(shí)，可以首先判斷是否同時(shí)接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，若同時(shí)接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，則判斷所述片外CPU130和所述片內(nèi)CPU 140輸出的配置信息是否相同，若相同，則根據(jù)所述片外CPU 130或所述片內(nèi)CPU 140輸出的配置信息生成控制信號(hào)，若不相同，則進(jìn)一步判斷所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息中是否存在重疊配置對(duì)象，若存在重疊配置對(duì)象，則針對(duì)所述重疊配置對(duì)象，根據(jù)所述片外CPU 130輸出的配置信息生成用于控制該重疊配置對(duì)象的控制信號(hào)，針對(duì)非重疊配置對(duì)象，根據(jù)所述片外CPU 130和所述片內(nèi)CPU 140的配置信息分別生成對(duì)應(yīng)的控制信號(hào)；若不存在重疊配置對(duì)象，則根據(jù)所述片外CPU 130和所述片內(nèi)CPU 140的配置信息分別生成對(duì)應(yīng)的控制信號(hào)。若不同時(shí)接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，則可以根據(jù)當(dāng)時(shí)接收到的所述片外CPU 130或所述片內(nèi)CPU140輸出的配置信息生成控制信號(hào)。
[0032]需要注意的是:上述配置信息中可以包括配置對(duì)象的標(biāo)識(shí)信息(可以為該配置對(duì)象所在片內(nèi)CPU或功能模塊的地址信息及其在該片內(nèi)CPU或功能模塊上的端口信息)和配置對(duì)象的操作信息，其中配置對(duì)象可以包括對(duì)應(yīng)片內(nèi)CPU的電源控制端口、SOC芯片中對(duì)應(yīng)功能模塊的電源控制端口和時(shí)鐘控制端口，且配置對(duì)象可以根據(jù)配置信息中配置對(duì)象的標(biāo)識(shí)信息來(lái)確定?？刂破髟谂袛嗥釩PU和片內(nèi)CPU輸出的配置信息中是否存在重疊配置對(duì)象時(shí)，可以判斷配置信息中對(duì)應(yīng)配置對(duì)象所在片內(nèi)CPU或功能模塊的地址信息以及該配置對(duì)象在該片內(nèi)CPU或功能模塊上的端口信息是否相同，若都相同，則可以確定該配置對(duì)象為重疊配置對(duì)象，否則，可以確定該配置對(duì)象為非重疊配置對(duì)象。
[0033]本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息時(shí)，針對(duì)兩者配置信息中的重疊配置對(duì)象，根據(jù)片外CPU的配置信息生成控制信號(hào)，可以使片外CPU的配置優(yōu)先級(jí)尚于片內(nèi)CPU的配置優(yōu)先級(jí)，從而可以在提尚SOC芯片外控能力的基礎(chǔ)上，提尚SOC芯片中各片內(nèi)CPU和功能模塊的配置準(zhǔn)確度，進(jìn)而可以降低SOC芯片的功耗。本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息時(shí)，針對(duì)兩者配置信息中的非重疊配置對(duì)象，根據(jù)片外CR]和片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)，以對(duì)非重疊配置對(duì)象進(jìn)行分別配置，由此可以提高配置對(duì)象的配置成功率，從而可以降低功耗。另外，本發(fā)明通過(guò)在控制器同時(shí)接收到片外CPU和片內(nèi)CPU的配置信息，且兩者配置信息中不存在重疊配置對(duì)象時(shí)，根據(jù)片外CPU和片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)，以對(duì)各個(gè)配置對(duì)象進(jìn)行分別配置，由此可以提高配置對(duì)象的配置成功率，從而可以降低功耗。
[0034]需要注意的是:由于SOC芯片設(shè)計(jì)中各個(gè)片內(nèi)CPU之間可能存在邏輯控制關(guān)系，例如某個(gè)片內(nèi)CPU可以根據(jù)檢測(cè)到的特定條件控制另一個(gè)片內(nèi)CPU電源的開(kāi)關(guān)，因此上述發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源關(guān)閉的信號(hào)可以基于片外CPU輸出的配置信息生成，也可以基于片內(nèi)CPU輸出的配置信息生成。此外，當(dāng)SOC芯片內(nèi)所有片內(nèi)CPU均處于關(guān)閉狀態(tài)時(shí)，上述發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源打開(kāi)的信號(hào)可以基于片外CPU輸出的配置信息生成；當(dāng)SOC芯片內(nèi)部分片內(nèi)CPU處于關(guān)閉狀態(tài)時(shí)，發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源打開(kāi)的信號(hào)可以基于片外CPU和/或片內(nèi)CPU輸出的配置信息生成。
[0035]由于在控制器對(duì)SOC芯片內(nèi)的片內(nèi)CPU和功能模塊進(jìn)行配置時(shí)，有可能不需要對(duì)所有的片內(nèi)CPU和功能模塊進(jìn)行配置，因而為了對(duì)片內(nèi)CPU和功能模塊進(jìn)行準(zhǔn)確配置，控制器110在本地可以預(yù)先存儲(chǔ)片內(nèi)CPU和功能模塊的片選信息?？刂破?10在生成控制信號(hào)的過(guò)程中，可以首先判斷配置信息中配置對(duì)象所在片內(nèi)CPU或功能模塊的地址信息是否在預(yù)先存儲(chǔ)的片選地址信息內(nèi)，若在預(yù)先存儲(chǔ)的片選地址信息內(nèi)，則進(jìn)一步判斷配置信息中配置對(duì)象的操作信息是否為空，若不為空，則根據(jù)配置信息中配置對(duì)象的操作信息生成控制信號(hào)。
[0036]為了準(zhǔn)確地將控制信號(hào)發(fā)送給對(duì)應(yīng)的片內(nèi)CPU140和對(duì)應(yīng)的功能模塊150，對(duì)應(yīng)片內(nèi)CPU 140的電源控制端和對(duì)應(yīng)功能模塊150的電源控制端、時(shí)鐘控制端可以分別與控制器110上對(duì)應(yīng)的輸出端口連接。在本實(shí)施例中，控制器110在本地可以預(yù)先存儲(chǔ)有各個(gè)配置對(duì)象的標(biāo)識(shí)信息與控制器110的輸出端口的對(duì)應(yīng)關(guān)系。控制器110在生成控制信號(hào)后，針對(duì)配置信息中的每個(gè)配置對(duì)象，可以首先從配置對(duì)象的標(biāo)識(shí)信息與控制器輸出端口的對(duì)應(yīng)關(guān)系中查找出與該配置對(duì)象的標(biāo)識(shí)信息對(duì)應(yīng)的輸出端口，然后將對(duì)應(yīng)的控制信號(hào)從該輸出端口輸出。
[0037]由上述實(shí)施例可見(jiàn)，目前SOC芯片內(nèi)的片內(nèi)CHJ通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費(fèi)。本發(fā)明通過(guò)設(shè)置片外CPU和控制器，并使控制器根據(jù)片外(PU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號(hào)，來(lái)控制SOC芯片內(nèi)對(duì)應(yīng)片內(nèi)CPU電源的開(kāi)關(guān)，可以在片內(nèi)CPU不需要工作時(shí)完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低SOC芯片的功耗。
[0038]參見(jiàn)圖2，為本發(fā)明主從式SOC芯片低功耗控制電路的另一個(gè)實(shí)施例電路示意圖。圖2與圖1所示主從式SOC芯片低功耗控制電路的區(qū)別在于，該控制器110可以輸入時(shí)鐘信號(hào)和復(fù)位信號(hào)，其中時(shí)鐘信號(hào)持續(xù)輸入至控制器110，復(fù)位信號(hào)在必要的時(shí)候輸入至控制器110，當(dāng)時(shí)鐘信號(hào)上升沿來(lái)臨時(shí)，控制器110可以根據(jù)片外CPU和/或片內(nèi)CPU的配置信息生成控制信號(hào)。此外，圖2中AXI(Advanced extensible Interface，高級(jí)可擴(kuò)展接口)總線下方的各個(gè)組塊均為SOC芯片的功能模塊，其中包括與AHB(Advanced Highperformance Bus，高級(jí)高性能總線)總線連接的功能模塊DMA和MEMCTL，還包括與APB總線直接連接并通過(guò)AHBto APB Bridge(AHB至AI3B橋鏈接)與AHB間接連接的功能模塊WDG,Timers,UART、12C和SPI等。
[0039]控制器II O上可以設(shè)置有符合A X I標(biāo)準(zhǔn)協(xié)議的第一接口以及符合I n t e I(intelligence，英特爾)模式的第二接口，該第一接口和第二接口均可以支持讀寫(xiě)操作。其中該第一接口可以通過(guò)AXI總線與SOC芯片120中的片內(nèi)CPU 140連接，用于通過(guò)AXI總線接收片內(nèi)CPU 140輸出的配置信息(此時(shí)第一接口執(zhí)行寫(xiě)操作)；該第二接口可以與片外CPU130連接，用于基于Intel模式接收片外CPU 130輸出的配置信息(此時(shí)第二接口執(zhí)行寫(xiě)操作)。
[0040]在第一接口的寫(xiě)操作執(zhí)行結(jié)束后，片外CPU130可以通過(guò)第一接口對(duì)控制器110執(zhí)行讀操作，以從控制器110中讀取配置信息，此后片外CPU 130可以根據(jù)讀取的配置信息來(lái)確定控制器110是否成功接收到其發(fā)送的配置信息，若否，則繼續(xù)向控制器110發(fā)送配置信息。在第二接口的寫(xiě)操作執(zhí)行結(jié)束后，片內(nèi)CPU 140可以通過(guò)第二接口對(duì)控制器110執(zhí)行讀操作，以從控制器110中讀取配置信息，此后片內(nèi)CPU 140可以根據(jù)讀取的配置信息來(lái)確定控制器110是否成功接收到其發(fā)送的配置信息，若否，則繼續(xù)向控制器110發(fā)送配置信息。本發(fā)明通過(guò)使第一接口和第二接口同時(shí)支持讀寫(xiě)操作，可以保證片外CPU和片內(nèi)CPU輸出的配置信息成功發(fā)送給控制器。由于可以采用現(xiàn)有的AXI標(biāo)準(zhǔn)和Intel模式來(lái)進(jìn)行數(shù)據(jù)的讀寫(xiě)，因而在此不再贅述。
[0041]控制器110內(nèi)可以設(shè)置有三個(gè)輸出控制寄存器，如圖3所示，其中第一輸出控制寄存器可以用于對(duì)片內(nèi)CPU 140的電源開(kāi)關(guān)的控制信號(hào)進(jìn)行配置，第二輸出控制寄存器可以用于對(duì)功能模塊的電源開(kāi)關(guān)的控制信號(hào)進(jìn)行配置，第三輸出控制寄存器可以用于對(duì)功能模塊的時(shí)鐘開(kāi)關(guān)的控制信號(hào)進(jìn)行配置。對(duì)應(yīng)片內(nèi)CPU 140的電源控制端可以與第一輸出控制寄存器上的第一輸出接口連接，對(duì)應(yīng)功能模塊150的電源控制端可以與第二輸出控制寄存器上的第二輸出接口連接，對(duì)應(yīng)功能模塊150的時(shí)鐘控制端可以與第三輸出控制寄存器上的第三輸出接口連接，并且控制器110在本地可以預(yù)先存儲(chǔ)配置對(duì)象的標(biāo)識(shí)信息分別與第一輸出接口、第二輸出接口和第三輸出接口的對(duì)應(yīng)關(guān)系。需要注意的是:在控制器110中除了可以采用控制寄存器的形式來(lái)對(duì)控制信號(hào)進(jìn)行存儲(chǔ)，還可以采用鎖存器或者RAM的形式來(lái)對(duì)控制信號(hào)進(jìn)行存儲(chǔ)。
[0042]由于在控制器對(duì)SOC芯片內(nèi)的片內(nèi)CPU和功能模塊進(jìn)行配置控制，有可能不需要對(duì)所有的片內(nèi)CPU和功能模塊進(jìn)行配置控制，因而為了對(duì)片內(nèi)CPU和功能模塊進(jìn)行準(zhǔn)確控制，控制器110在本地可以預(yù)先存儲(chǔ)配置對(duì)象的片選信息?？刂破?10在生成控制信號(hào)的過(guò)程中，可以首先判斷配置信息中配置對(duì)象所在片內(nèi)CPU或功能模塊的地址信息是否在預(yù)先存儲(chǔ)的片選地址信息內(nèi)，若在預(yù)先存儲(chǔ)的片選地址信息內(nèi)，則進(jìn)一步判斷配置信息中配置對(duì)象的操作信息是否為空，若不為空，則進(jìn)一步根據(jù)配置信息中配置對(duì)象所在片內(nèi)CPU或功能模塊的地址信息以及該配置對(duì)象在片內(nèi)CPU或功能模塊三的端口信息，判斷該配置信息用于對(duì)片內(nèi)CPU的電源開(kāi)關(guān)進(jìn)行配置，還是對(duì)功能模塊的電源開(kāi)關(guān)或時(shí)鐘開(kāi)關(guān)進(jìn)行控制。
[0043]若配置信息用于對(duì)片內(nèi)CPU的電源開(kāi)關(guān)進(jìn)行配置，則將偏移地址置為第一輸出控制寄存器的地址(諸如O)，以將配置信息發(fā)送給第一輸出控制寄存器，若配置信息用于對(duì)功能模塊的電源開(kāi)關(guān)進(jìn)行控制，則將偏移地址置為第二輸出控制寄存器的地址(諸如I)，以將配置信息發(fā)送給第二輸出控制寄存器，若配置信息用于對(duì)功能模塊的時(shí)鐘開(kāi)關(guān)進(jìn)行控制，則將偏移地址置為第三輸出控制寄存器的地址(諸如2)，以將該配置信息發(fā)送給第三輸出控制寄存器。
[0044]第一輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對(duì)象的操作信息生成控制信號(hào)CPU_powerctl_l?CPU_powerctl_n，例如當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)片內(nèi)CPU的電源打開(kāi)，則可以將該控制信號(hào)置為低電平，當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)片內(nèi)CPU的電源關(guān)閉，則可以將該控制信號(hào)置為高電平。第一輸出控制寄存器在生成控制信號(hào)后，可以首先從配置對(duì)象的標(biāo)識(shí)信息與第一輸出接口的對(duì)應(yīng)關(guān)系中，查找出與該配置信息中配置對(duì)象的標(biāo)識(shí)信息對(duì)應(yīng)的第一輸出接口，然后將該控制信號(hào)從查找出的第一輸出接口輸出。
[0045]第二輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對(duì)象的操作信息生成控制信號(hào)Mod_powerctl_l?Mod_powerctl_n，例如當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)功能模塊的電源打開(kāi)，則可以將該控制信號(hào)置為低電平，當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)功能模塊的電源關(guān)閉，則可以將該控制信號(hào)置為高電平。第二輸出控制寄存器在生成控制信號(hào)后，可以首先從配置對(duì)象的標(biāo)識(shí)信息與第二輸出接口的對(duì)應(yīng)關(guān)系中，查找出與該配置信息中配置對(duì)象的地址信息對(duì)應(yīng)的第二輸出接口，然后將該控制信號(hào)從查找出的第二輸出接口輸出。
[0046]第三輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對(duì)象的操作信息生成控制信號(hào)Clk_ctl_l?Clk_ctl_n，例如當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)功能模塊的時(shí)鐘打開(kāi)，則可以將該控制信號(hào)置為低電平，當(dāng)該配置對(duì)象的操作信息顯示為控制對(duì)應(yīng)功能模塊的時(shí)鐘關(guān)閉，則可以將該控制信號(hào)置為高電平。第三輸出控制寄存器在生成控制信號(hào)后，可以首先從配置對(duì)象的標(biāo)識(shí)信息與第三輸出接口的對(duì)應(yīng)關(guān)系中，查找出與該配置信息中配置對(duì)象的地址信息對(duì)應(yīng)的第三輸出接口，然后將該控制信號(hào)從查找出的第三輸出接口輸出。
[0047]需要注意的是:上述第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器內(nèi)可以分別定義一個(gè)parameter變量來(lái)對(duì)第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器中可控配置對(duì)象的個(gè)數(shù)進(jìn)行調(diào)整，由此可以提高配置的靈活性。另外，本發(fā)明采用第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器對(duì)應(yīng)地對(duì)片內(nèi)CPU的電源控制端、SOC芯片中功能模塊的電源控制端和時(shí)鐘控制端進(jìn)行配置，可以提高配置的穩(wěn)定性，保證成功完成相應(yīng)配置，從而進(jìn)一步保證降低SOC芯片的能耗。
[0048]由上述實(shí)施例可見(jiàn)，目前SOC芯片內(nèi)的片內(nèi)CHJ通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費(fèi)。本發(fā)明通過(guò)設(shè)置片外CPU和控制器，并使控制器根據(jù)片外(PU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號(hào)，來(lái)控制SOC芯片內(nèi)對(duì)應(yīng)片內(nèi)CPU電源的開(kāi)關(guān)，可以在片內(nèi)CPU不需要工作時(shí)完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低SOC芯片的功耗。
[0049]本領(lǐng)域技術(shù)人員在考慮說(shuō)明書(shū)及實(shí)踐這里公開(kāi)的發(fā)明后，將容易想到本發(fā)明的其它實(shí)施方案。本申請(qǐng)旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未公開(kāi)的本技術(shù)領(lǐng)域中的公知常識(shí)或慣用技術(shù)手段。說(shuō)明書(shū)和實(shí)施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。
[0050]應(yīng)當(dāng)理解的是，本發(fā)明并不局限于上面已經(jīng)描述并在附圖中示出的精確結(jié)構(gòu)，并且可以在不脫離其范圍進(jìn)行各種修改和改變。本發(fā)明的范圍僅由所附的權(quán)利要求來(lái)限制。
【主權(quán)項(xiàng)】
1.一種主從式SOC芯片低功耗控制電路，其特征在于，包括控制器、片外CI3U和SOC芯片內(nèi)的片內(nèi)CPU，所述控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)所述片外CPU和/或所述片內(nèi)CPU輸出的配置信息，針對(duì)所述配置信息中的每個(gè)配置對(duì)象分別生成控制信號(hào)，并將對(duì)應(yīng)的控制信號(hào)發(fā)送給所述SOC芯片中對(duì)應(yīng)片內(nèi)CPU的電源控制端。2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述控制器還用于將對(duì)應(yīng)的控制信號(hào)發(fā)送給所述SOC芯片內(nèi)對(duì)應(yīng)功能模塊的電源控制端和/或時(shí)鐘信號(hào)端。3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述控制器用于判斷是否同時(shí)接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，若否，則根據(jù)當(dāng)時(shí)接收到的所述片外CPU或所述片內(nèi)CPU輸出的配置信息生成控制信號(hào)。4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述控制器還用于若同時(shí)接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息是否相同，若相同，則根據(jù)所述片外CR]或所述片內(nèi)CPU輸出的配置信息生成控制信號(hào)。5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不相同，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息中是否存在重疊配置對(duì)象，若存在，則針對(duì)所述重疊配置對(duì)象，根據(jù)所述片外CPU輸出的配置信息生成控制信號(hào)，針對(duì)非重疊配置對(duì)象，根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)。6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不存在重疊配置對(duì)象，則根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對(duì)應(yīng)的控制信號(hào)。7.根據(jù)權(quán)利要求1或2所述的電路，其特征在于，所述控制器用于針對(duì)所述配置信息中的每個(gè)配置對(duì)象，從預(yù)先存儲(chǔ)的配置對(duì)象的標(biāo)識(shí)信息與所述控制器輸出端口的第三接口對(duì)應(yīng)關(guān)系中，查找出所述控制器中與該配置對(duì)象的標(biāo)識(shí)信息對(duì)應(yīng)的第三接口輸出端口，并將對(duì)應(yīng)的控制信號(hào)從查找出的第三接口所述輸出端口輸出。
【文檔編號(hào)】G06F1/32GK106066684SQ201610368549
【公開(kāi)日】2016年11月2日
【申請(qǐng)日】2016年5月27日 公開(kāi)號(hào)201610368549.5, CN 106066684 A, CN 106066684A, CN 201610368549, CN-A-106066684, CN106066684 A, CN106066684A, CN201610368549, CN201610368549.5
【發(fā)明人】付驛如, 劉林濤, 雷昕, 劉倫才, 李煜璟
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第二十四研究所