基于tf卡陣列的高速大容量存儲設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及高速大容量存儲設(shè)備領(lǐng)域，特指基于TF卡陣列的高速大容量存儲設(shè)備。
【背景技術(shù)】
[0002]目前高速大容量存儲技術(shù)的方案有三類:基于SATA磁介質(zhì)硬盤陣列的高速大容量存儲方案、基于SATA固態(tài)硬盤或固態(tài)硬盤陣列的高速大容量存儲方案、基于NAND Flash存儲芯片的高速大容量存儲方案。其中基于磁介質(zhì)硬盤或固態(tài)硬盤的方案多用于計算機或服務(wù)器平臺的系統(tǒng)級解決方案，基于FLASH的方案多用于獨立存儲的模塊級解決方案。近年來，由于FPGA的SATA控制器IP核的出現(xiàn)，也有基于SATA固態(tài)硬盤的模塊級解決方案出現(xiàn)。
[0003]基于SATA磁介質(zhì)硬盤陣列的高速大容量存儲方案缺陷:磁介質(zhì)硬盤作為傳統(tǒng)存儲介質(zhì)，由于其成本低廉，成熟度高，一直是大型存儲系統(tǒng)的主流選擇。但由于其機械結(jié)構(gòu)和物理特性的限制，磁介質(zhì)硬盤抗震性差、單盤傳輸速度慢且管理復(fù)雜，因此以其為介質(zhì)的高速存儲系統(tǒng)通常很難脫離操作系統(tǒng)的管理而單獨存在，且系統(tǒng)功耗高、體積龐大，難以提供模塊級的高速存儲產(chǎn)品。
[0004]基于NAND Flash存儲芯片的高速大容量存儲方案缺陷:NAND Flash存儲芯片以其延遲小、功耗低、數(shù)據(jù)吞吐率高、重量輕以及抗震性好等優(yōu)勢，近年來在數(shù)據(jù)存儲領(lǐng)域得到了廣泛應(yīng)用。然而，由于NAND Flash存儲芯片天生存在壞塊問題，且難以在制造過程中得到解決，因此直接使用NAND Flash存儲芯片陣列作為存儲介質(zhì)的存儲系統(tǒng)就需要直接實現(xiàn)壞塊管理、ECC校驗等控制邏輯，導(dǎo)致系統(tǒng)控制復(fù)雜度很高。加之NAND Flash存在一定的讀寫生命周期，隨著壞塊的擴散容易導(dǎo)致整個存儲芯片的損壞，因此基于NAND Flash存儲芯片的高速大容量存儲的維修難度較大。
[0005]基于SATA固態(tài)硬盤或固態(tài)硬盤陣列的高速大容量存儲方案缺陷..SATA固態(tài)硬盤的核心存儲介質(zhì)仍然是NAND Flash存儲芯片，但在NAND Flash存儲芯片陣列的外部封裝了相應(yīng)的管理邏輯，加之接口統(tǒng)一到標準的SATA接口，因此在計算機或服務(wù)器平臺的大容量存儲系統(tǒng)中市場份額越來越大。但由于SATA控制邏輯的復(fù)雜性，當用于模塊級高速存儲產(chǎn)品時，其控制系統(tǒng)的復(fù)雜性導(dǎo)致其系統(tǒng)設(shè)計和實現(xiàn)難度很大。加之由于其集成度高，一旦其中的NAND Flash存儲芯片出現(xiàn)損壞，更換的成本較高。
【實用新型內(nèi)容】
[0006]本實用新型提出一種基于TF卡陣列的高速大容量存儲設(shè)備，能夠解決模塊級高速存儲產(chǎn)品的設(shè)計難度大、維修成本高、維修更換難度大的問題。
[0007]本實用新型的技術(shù)方案是這樣實現(xiàn)的:一種基于TF卡陣列的高速大容量存儲設(shè)備，包括用于實現(xiàn)存儲陣列控制及接口的FPGA，以及與FPGA連接的用于數(shù)據(jù)緩存的DDR外部存儲器、用于存儲數(shù)據(jù)信息的數(shù)據(jù)存儲TF卡陣列、用于存儲管理信息的管理信息存儲TF卡陣列；所述數(shù)據(jù)存儲TF卡陣列既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存儲的高可靠模式使用，所述FPGA為一個集成的模塊，該模塊的外部設(shè)有兩個接口。
[0008]作為優(yōu)選，所述模塊的外部接口主要包括用于收發(fā)高速數(shù)據(jù)的4個3.125GbpsGTX接口、用于收發(fā)控制命令和狀態(tài)信息的雙向SPI總線接口兩個部分。
[0009]作為優(yōu)選，所述模塊還包括一個可以用于保存數(shù)據(jù)存儲TF卡陣列中存儲數(shù)據(jù)的對應(yīng)管理信息的管理信息存儲TF卡陣列。
[0010]與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點在于:本實用新型通過創(chuàng)新性地采用TF卡陣列作為存儲介質(zhì)，依靠陣列的并行讀寫控制實現(xiàn)了高的數(shù)據(jù)吞吐率，依靠方便的可拆卸結(jié)構(gòu)實現(xiàn)了極佳的可維修性。本實用新型既有效繼承了 NAND Flash存儲芯片的小延遲、低功耗、低重量、高數(shù)據(jù)吞吐率以及良好抗震性等優(yōu)勢，又屏蔽了 NAND Flash存儲芯片的復(fù)雜管理系統(tǒng)，還有效克服了 SATA固態(tài)硬盤用于模塊級高速存儲產(chǎn)品的控制復(fù)雜性和更換成本高的問題，具有極高的技術(shù)和經(jīng)濟效益。
【附圖說明】
[0011]圖1為本實用新型的基于TF卡陣列的高速數(shù)據(jù)存儲模塊硬件組成框圖；
[0012]圖2為本實用新型的存儲陣列控制及接口 FPGA邏輯組成框圖。
【具體實施方式】
[0013]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0014]實施例:參見圖1和圖2，一種基于TF卡陣列的高速大容量存儲設(shè)備，硬件的主要組成部分包括用于實現(xiàn)存儲陣列控制及接口的FPGA、用于數(shù)據(jù)緩存的DDR外部存儲器、用于存儲數(shù)據(jù)信息的數(shù)據(jù)存儲TF卡陣列、用于存儲管理信息的管理信息存儲TF卡陣列。其中數(shù)據(jù)存儲TF卡陣列既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存儲的高可靠模式使用。模塊的外部接口主要包括用于收發(fā)高速數(shù)據(jù)的4個3.125Gbps GTX接口、用于收發(fā)控制命令和狀態(tài)信息的雙向SPI總線接口兩個部分。
[0015]新產(chǎn)品初始化時，上層系統(tǒng)通過SPI總線發(fā)送陣列模式配置指令，將數(shù)據(jù)存儲TF卡陣列配置成大容量RAIDO模式或高可靠RAIDl冗余模式，并完成數(shù)據(jù)存儲TF卡陣列和管理信息存儲TF卡陣列的格式化工作。
[0016]數(shù)據(jù)存儲時，上層系統(tǒng)通過SPI總線發(fā)送存儲起始結(jié)束位置指令及開始存儲指令，存儲陣列控制及接口 FPGA接收控制指令并完成譯碼，然后接收GTX總線傳輸?shù)臄?shù)據(jù)并在DDR外部存儲器中進行緩存，緩存后的數(shù)據(jù)通過數(shù)據(jù)存儲TF卡陣列控制器的DMA控制器實現(xiàn)DDR緩存數(shù)據(jù)到TF卡的存儲。如果是RAIDl模式，相同的數(shù)據(jù)會被拷貝并存儲到不同的數(shù)據(jù)存儲區(qū)域中。
[0017]在使用DMA控制器進行緩存數(shù)據(jù)和TF卡的交換時，模塊采用了“先準備、先到達、先服務(wù)”的服務(wù)響應(yīng)和多組乒乓緩沖機制，動態(tài)分配內(nèi)存地址空間，從而最大限度減少單片TF卡等待延遲，保障數(shù)據(jù)傳輸?shù)膶崟r可靠性。數(shù)據(jù)讀取時，上層系統(tǒng)通過SPI總線發(fā)送數(shù)據(jù)讀取的起始結(jié)束位置指令及開始讀取指令。存儲陣列控制及接口 FPGA接收控制指令并完成譯碼，通過數(shù)據(jù)存儲TF卡陣列控制器的DMA控制器將數(shù)據(jù)存儲TF卡陣列的各片TF卡數(shù)據(jù)讀取到對應(yīng)的緩沖區(qū)并完成數(shù)據(jù)塊的編號排序工作，最后再將編號后的數(shù)據(jù)塊通過GTX接口返回給上層系統(tǒng)。
[0018]為了有效組織高速存儲的數(shù)據(jù)，模塊還提供了一個管理信息存儲TF卡陣列，可以用于保存數(shù)據(jù)存儲TF卡陣列中存儲數(shù)據(jù)的對應(yīng)管理信息及其它輔助信息(如數(shù)據(jù)存儲的時間信息、地理位置信息、周邊環(huán)境信息等)，從而幫助模塊存儲數(shù)據(jù)文件管理系統(tǒng)以及數(shù)據(jù)相關(guān)信息管理數(shù)據(jù)庫硬備份系統(tǒng)的高效實現(xiàn)。存儲和讀取管理信息、輔助信息時，模塊采用與數(shù)據(jù)存儲和讀取相類似的邏輯進行實現(xiàn)。
[0019]圖2為本實用新型存儲陣列控制及接口 FPGA邏輯組成框圖。
[0020]本實用新型創(chuàng)新設(shè)計并實現(xiàn)了基于TF卡陣列的高速數(shù)據(jù)存儲結(jié)構(gòu)；創(chuàng)新設(shè)計并實現(xiàn)了 TF卡陣列的并行存儲和讀取管理技術(shù)，采用“先準備，先到達，先服務(wù)”的機制，數(shù)據(jù)吞吐率超過IG字節(jié)/秒；創(chuàng)新實現(xiàn)了可刪減配置的TF卡陣列管理技術(shù)，采用“動態(tài)內(nèi)存分配DMA管理機制”，既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存儲的高可靠模式使用，且陣列組成的TF卡數(shù)量可根據(jù)吞吐率要求在I?32片中按需配置。本實用新型的優(yōu)勢:存儲延遲小、數(shù)據(jù)吞吐率高、功耗低、重量輕、抗震性好、維修更換方便。
[0021]本實用新型中所出現(xiàn)的縮略語的英文全稱及中文定義:
[0022]TF--Trans-flash Card，快閃存儲器卡
[0023]IP--1ntellectual Property core，具有特定電路功能的硬件描述語言程序
[0024]ECC--Error Correcting Code，錯誤檢查和糾正
[0025]DDR——Double Data Rate，雙倍速率同步動態(tài)隨機存儲器
[0026]SP1--Serial Peripheral Interface，串行外設(shè)接口
[0027]DMA--Direct Memory Access，直接內(nèi)存存取
[0028]SATA--Serial Advanced Technology Attachment，串行高級技術(shù)連接
[0029]RAID--Redundant Array of Independent Disks，獨立磁盤冗余陣列
[0030]FPGA--Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列
[0031]RAIDO--Redundant Array of Independent Disks 0，0 級磁盤陣列，原始陣列
[0032]RAIDl--Redundant Array of Independent Disks 1，I 級磁盤陣列，鏡像陣列
[0033]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
【主權(quán)項】
1.一種基于TF卡陣列的高速大容量存儲設(shè)備，其特征在于:包括用于實現(xiàn)存儲陣列控制及接口的FPGA，以及與FPGA連接的用于數(shù)據(jù)緩存的DDR外部存儲器、用于存儲數(shù)據(jù)信息的數(shù)據(jù)存儲TF卡陣列、用于存儲管理信息的管理信息存儲TF卡陣列；所述數(shù)據(jù)存儲TF卡陣列既可以按RAIDO最大容量配置模式使用，也可以按RAIDl冗余存儲的高可靠模式使用，所述FPGA為一個集成的模塊，該模塊的外部設(shè)有兩個接口。2.根據(jù)權(quán)利要求1所述的基于TF卡陣列的高速大容量存儲設(shè)備，其特征在于:所述模塊的外部接口主要包括用于收發(fā)高速數(shù)據(jù)的4個3.125Gbps GTX接口、用于收發(fā)控制命令和狀態(tài)信息的雙向SPI總線接口兩個部分。3.根據(jù)權(quán)利要求1或2所述的基于TF卡陣列的高速大容量存儲設(shè)備，其特征在于:所述模塊還包括一個可以用于保存數(shù)據(jù)存儲TF卡陣列中存儲數(shù)據(jù)的對應(yīng)管理信息的管理信息存儲TF卡陣列。
【專利摘要】本實用新型提出了一種基于TF卡陣列的高速大容量存儲設(shè)備，包括用于實現(xiàn)存儲陣列控制及接口的FPGA，以及與FPGA連接的用于數(shù)據(jù)緩存的DDR外部存儲器、用于存儲數(shù)據(jù)信息的數(shù)據(jù)存儲TF卡陣列、用于存儲管理信息的管理信息存儲TF卡陣列。本實用新型通過創(chuàng)新性地采用TF卡陣列作為存儲介質(zhì)，依靠陣列的并行讀寫控制實現(xiàn)了高的數(shù)據(jù)吞吐率，依靠方便的可拆卸結(jié)構(gòu)實現(xiàn)了極佳的可維修性。本實用新型既有效繼承了NAND？Flash存儲芯片的小延遲、低功耗、低重量、高數(shù)據(jù)吞吐率以及良好抗震性等優(yōu)勢，又屏蔽了NAND？Flash存儲芯片的復(fù)雜管理系統(tǒng)，還有效克服了SATA固態(tài)硬盤用于模塊級高速存儲產(chǎn)品的控制復(fù)雜性和更換成本高的問題，具有極高的技術(shù)和經(jīng)濟效益。
【IPC分類】G06F13/16, G06F3/06
【公開號】CN204790963
【申請?zhí)枴緾N201520040497
【發(fā)明人】劉峰, 閔曉勇
【申請人】成都市智訊聯(lián)創(chuàng)科技有限責任公司
【公開日】2015年11月18日
【申請日】2015年1月21日