技術(shù)編號(hào)：10538371
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。在大規(guī)模半導(dǎo)體集成電路的布局設(shè)計(jì)中，使用分層布局設(shè)計(jì)方法。在分層布局設(shè)計(jì)方法中，半導(dǎo)體集成電路的大部分電路被分割成多個(gè)下位層模塊，并進(jìn)行各下位層模塊的布局設(shè)計(jì)。之后或者同時(shí)，進(jìn)行除下位層模塊以外的頂層模塊的布局設(shè)計(jì)，各下位層模塊上連接有時(shí)鐘信號(hào)，且各下位層模塊之間連接有配線。在下位層模塊及頂層模塊的布局設(shè)計(jì)中，為了將時(shí)鐘信號(hào)供給至各下位層模塊所具備的龐大數(shù)量的FF群，使用一種被稱作時(shí)鐘樹綜合的方法。時(shí)鐘樹綜合是一種使從頂層模塊的時(shí)鐘信號(hào)的起點(diǎn)經(jīng)由各個(gè)路徑到...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。