技術(shù)編號：10623938
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。隨著電路設(shè)計越趨復(fù)雜，越來越多的電子組件被集成在單一芯片中。隨著現(xiàn)代芯片設(shè)計復(fù)雜度的成長，集成電路的測試設(shè)計會越來越重要。因此，需要在芯片的設(shè)計流程中有良好的測試設(shè)計方法，以早期診斷出復(fù)雜的系統(tǒng)芯片(System-on-chip，SoC)集成電路在制程上的缺陷。 對復(fù)雜的集成電路來說，使用的邏輯單元越多，則執(zhí)行掃描測試所需要的時間也就越來越長，進(jìn)而增加了集成電路的測試成本。因此，在集成電路的可測試性電路設(shè)計(design for testability，D...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。