技術編號：10724805
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。當前業(yè)界主流EDA驗證系統(tǒng)如圖1所示的，是將被驗證模塊DUT例化在驗證環(huán)境中，通過給DUT加激勵，觀察DUT輸出來進行的，這樣的缺陷是驗證工程師寫的讀寫器SV模型有缺陷的話無法被驗證，還有驗證工程師和設計工程師同時忽略掉的場景很難被發(fā)現(xiàn)。當前業(yè)界主流FPGA驗證系統(tǒng)如圖2所示的，是實用實物產(chǎn)品閱讀器通過天線與下載到FPGA板子上的標簽RTL代碼進行通信驗證，該系統(tǒng)的缺陷是實物產(chǎn)品閱讀器的所有場景只是驗證空間的很小一部分，而且所有參數(shù)已經(jīng)固定或者變動太小或太...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。