技術(shù)編號：11232971
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種測試結(jié)構(gòu)及測試方法。背景技術(shù)隨著科技的發(fā)展，在半導(dǎo)體制造過程中，晶圓上越來越多的運用三維堆疊(3Dwaferstacking)技術(shù)，可通過鍵合技術(shù)實現(xiàn)晶圓之間物理連接和電性連接。其中，電性連接可通過硅通孔(throughsiliconvia)來實現(xiàn)，也可通過金屬間擴散及重結(jié)晶來形成金屬鍵合區(qū)域。電性連接的好壞程度決定了形成的芯片的好壞，目前常用的辦法是測量通孔(singleviaandviachain)的電阻來表征電性連接的好壞程度。其中金屬擴散及重結(jié)晶可以...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。