技術編號：11233630
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路結(jié)構(gòu)技術領域，具體的說是涉及一種用于高壓焊點密度集成電路的ESD保護結(jié)構(gòu)。背景技術現(xiàn)有技術的集成電路，在壓焊點密度很高時，由于壓焊點比較多，往往會使芯片整體面積偏大，因為壓焊點比較多，所以端口上ESD保護電路面積很大，從而導致芯片整體面積比較大，進而增加成本。上述缺陷，值得解決。發(fā)明內(nèi)容為了克服現(xiàn)有的技術的不足,本發(fā)明提供一種用于高壓焊點密度集成電路的ESD保護結(jié)構(gòu)。本發(fā)明技術方案如下所述：一種用于高壓焊點密度集成電路的ESD保護結(jié)構(gòu)，其特征在于，包括地線、第一保護器，第二保護...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。