技術(shù)編號：11233876
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。基于CScripts進行Purley平臺CPU端PCIeTxEq調(diào)整的方法技術(shù)領(lǐng)域本發(fā)明涉及一種基于CScripts進行Purley平臺CPU端PCIeTxEq調(diào)整的方法。背景技術(shù)由于PCIE3.0的速率已經(jīng)達到8Gb/s，而且傳輸?shù)耐ǖ劳枰?jīng)歷主板至板卡，整個鏈路會比較長，這樣就會導致高速信號比較大的損耗。為補償通道的損耗，確保接收端信號眼圖能夠張開，通過使用相應(yīng)的加重(去加重或者預(yù)加重)及均衡技術(shù)是非常有必要的。因此，PCIE3.0在發(fā)送端使用了施加去加重(de-emphasis)和前沖...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。