技術(shù)編號：11585700
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及非易失性存儲裝置，更詳細(xì)而言涉及防止非易失性存儲裝置的誤寫入的功能。背景技術(shù)圖3是現(xiàn)有的非易失性存儲裝置的寫入電路的框圖。現(xiàn)有的寫入電路40具備：控制電路41；時鐘計數(shù)器42；越程（overrun）檢測電路43；狀態(tài)寄存器44；以及輸出電路45。以串行接口進(jìn)行通信的非易失性存儲裝置，通過如以下的處理向存儲器單元寫入數(shù)據(jù)。在使芯片選擇（CS）信號有效后，若向時鐘（SCK）端子輸入時鐘，則同時向數(shù)據(jù)輸入（DI）端子依次輸入寫入指令、地址、寫入數(shù)據(jù)。而且，若使CS信號無效而經(jīng)過既定寫入時間，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。