技術(shù)編號：12288701
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。用于形成功能單元的緊湊陣列的技術(shù)背景技術(shù)考慮到諸如伴隨的光學(xué)光刻設(shè)計規(guī)則和由此施加的間距限制之類的因素，規(guī)則集成電路結(jié)構(gòu)(例如現(xiàn)場可編程門陣列(FPGA)、靜態(tài)隨機(jī)存取存儲器(SRAM)、以及其它存儲器和邏輯器件)通常包括擴(kuò)散線和柵極線的連續(xù)網(wǎng)格，邏輯單元或邏輯塊隨后可以由該擴(kuò)散線和柵極線的連續(xù)網(wǎng)格構(gòu)成。在這樣的集成電路結(jié)構(gòu)中的邏輯單元的數(shù)量已經(jīng)增加到例如滿足增加的性能需求。邏輯單元數(shù)量的增加導(dǎo)致了所需面積的增加，這會轉(zhuǎn)化為較大的芯片尺寸需求和增加的成本。附圖說明圖1例示了包括形成在擴(kuò)散線和柵極...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。