技術(shù)編號(hào)：12369852
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及一種利用多晶硅(poly)測(cè)試模塊檢測(cè)連接?xùn)艠O的首層金屬塊刻蝕不足缺陷的方法。背景技術(shù)隨著集成電路工藝的發(fā)展以及關(guān)鍵尺寸按比例縮小，半導(dǎo)體工藝也越來(lái)越復(fù)雜，靜態(tài)隨機(jī)存儲(chǔ)器(StaticRandomAccessMemory，簡(jiǎn)稱SRAM)區(qū)的不同位置都可能出現(xiàn)各種不同類型的系統(tǒng)性缺陷。比如，在后段銅工藝的首層金屬塊(M1)刻蝕工藝中會(huì)發(fā)生刻蝕不足的缺陷，由于局部定位(loading)的差異，連接前段工藝形成的多晶硅柵極(polygate，簡(jiǎn)稱PG)的金屬塊位置，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。