技術(shù)編號(hào)：40278953
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及計(jì)算機(jī)通信，具體涉及延遲容忍度值確定方法、裝置、計(jì)算機(jī)設(shè)備及存儲(chǔ)介質(zhì)。背景技術(shù)、一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)(peripheral?component?interconnectexpress，簡(jiǎn)稱：pcie)革新了計(jì)算機(jī)內(nèi)部硬件設(shè)備的連接方式，提升了數(shù)據(jù)傳輸效率和系統(tǒng)性能。延遲容忍度報(bào)告(latency?tolerance?reporting，簡(jiǎn)稱：ltr)作為pcie協(xié)議中的關(guān)鍵特性，優(yōu)化了電源管理，允許pcie設(shè)備根據(jù)延遲容忍報(bào)告調(diào)整系統(tǒng)響應(yīng)時(shí)間，平衡效能與能耗。、相關(guān)技術(shù)中...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。