技術(shù)編號：40280127
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本申請屬于測試領(lǐng)域，具體涉及一種靜電放電測試設(shè)備及測試方法。背景技術(shù)、在芯片生產(chǎn)、組裝、測試、存放、搬運等過程中，都有可能使得靜電累積在芯片中，當這些帶電的芯片被接觸就會形成放電路徑，使得芯片瞬間遭到靜電放電的損壞。由于靜電瞬間電壓通常非常高，這種損傷是毀滅性和永久性的，會造成電路直接燒毀，因而在芯片設(shè)計和制造過程中，對芯片進行靜電放電(electrostatic?discharge，esd)測試，確定芯片的抗靜電性能，進而針對性地預防靜電損傷是十分重要的。、相關(guān)技術(shù)中一般采用esd設(shè)備并結(jié)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。