技術(shù)編號(hào)：40371012
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于可編程邏輯器件的邏輯綜合工具，尤其涉及一種綜合工具邏輯單元資源共享優(yōu)化方法、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)以及電子設(shè)備。背景技術(shù)、邏輯綜合是fpga?eda軟件設(shè)計(jì)流程中一個(gè)重要的步驟，它是將用戶(hù)輸入的行為級(jí)或寄存器傳輸級(jí)（rtl）的verilog（是一種硬件描述語(yǔ)言，hardware?descriptionlanguage,?hdl）或者vhdl電路文件（用于描述電子系統(tǒng)硬件功能的硬件描述語(yǔ)言，vhsichardware?description?language），轉(zhuǎn)化成由fpga基本邏輯單元...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。