技術(shù)編號(hào)：6209415
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)用新型提出了一種測(cè)試結(jié)構(gòu)，用于監(jiān)測(cè)半導(dǎo)體芯片的性能穩(wěn)定性，包括多個(gè)測(cè)試單元，所述測(cè)試單元包括PMOS、與平行PMOS并保持一定間距的NMOS、形成于PMOS和NMOS之上的公共柵極、位于NMOS之下的N型襯底以及位于NMOS、PMOS以及N型襯底之上的多個(gè)通孔連線，所述NMOS包括一預(yù)摻雜區(qū)，所述預(yù)摻雜區(qū)具有預(yù)定寬度。測(cè)試單元中包括NMOS、PMOS以及公共柵極，在測(cè)試單元形成之后通過(guò)對(duì)測(cè)試結(jié)構(gòu)進(jìn)行性能檢測(cè)便能夠檢測(cè)出所述NMOS的預(yù)摻雜寬度是否會(huì)對(duì)測(cè)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。