技術編號：6281983
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及使用與外部電源電壓不同的內(nèi)部電源電壓的半導體集成電路，特別是涉及在內(nèi)部使用的電壓比外部電源低的半導體集成電路。其中具有運行時用電源降壓電路50、待機時用電源降壓電路51、MOS電路組52、VREF發(fā)生電路53、緩沖器54。電源降壓電路接收供給芯片的外部電源電壓VDDext，產(chǎn)生VDDext低的內(nèi)部電源電壓VDDint，該內(nèi)部電源電壓VDDint通過內(nèi)部電源線IPL供給芯片內(nèi)的MOS電路組52。MOS電路組52含有一個或多個MOS晶體管，例如，相當...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。