技術(shù)編號：6312799
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了，它包括以下步驟FPGA通過PCIe總線，接收來自主控計(jì)算機(jī)的數(shù)據(jù)信號，并暫存到DDR緩存中；FPGA通過PCIe總線，接收來自主控計(jì)算機(jī)的觸發(fā)信號，開始信號回放；FPGA對數(shù)據(jù)信號進(jìn)行濾波和調(diào)制，然后將濾波和調(diào)制的數(shù)據(jù)信號輸出到數(shù)模轉(zhuǎn)換電路；數(shù)模轉(zhuǎn)換電路對數(shù)據(jù)信號進(jìn)行數(shù)模轉(zhuǎn)換，得到模擬信號，然后將模擬信號輸出到濾波電路；濾波電路濾除所述的模擬信號中的雜散信號，然后將模擬信號通過兩路DA輸出端子輸出至外部設(shè)備。本發(fā)明可實(shí)現(xiàn)指定數(shù)據(jù)源的數(shù)據(jù)速率變...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。