技術(shù)編號(hào)：6348352
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。耦合互連線的靜態(tài)時(shí)序分析的優(yōu)化本發(fā)明屬于微電子，更進(jìn)一步涉及一種微電子集成電路領(lǐng)域中的耦合 RLC互連線的靜態(tài)時(shí)序分析的優(yōu)化方法。本發(fā)明可用于在集成電路設(shè)計(jì)工程的前期，考慮耦合情況下，快速近似計(jì)算得出耦合互連線的延時(shí)并對(duì)靜態(tài)時(shí)序分析進(jìn)行優(yōu)化。背景技術(shù)隨著集成電路的集成度和速度的迅速提高，互連線在深亞微米集成電路設(shè)計(jì)過程中影響集成電路設(shè)計(jì)性能的一個(gè)重要因素。隨著集成電路時(shí)鐘頻率的提高和集成電路互連線規(guī)模的增大，耦合電容和耦合電感效應(yīng)導(dǎo)致的延時(shí)成為互連延時(shí)的主...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。