技術(shù)編號：6382757
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及CPU/SOC領(lǐng)域，更具體地說，本發(fā)明涉及在SOC架構(gòu)下的處理器核動態(tài)變頻技術(shù)。背景技術(shù) 在嵌入式應(yīng)用領(lǐng)域，人們已將功耗和成本放在了比較重要的位置，市場對處理器的主頻可控性提出了強烈需求，尤其在功耗需要嚴(yán)格控制的場合。在現(xiàn)有技術(shù)中，處理器的主頻是由一個鎖相環(huán)(PLL)提供時鐘信號的。傳統(tǒng)的處理器變頻通常有兩種方式，第一種方式是由套片組在初始化階段通過碼流(兩個串行位)來配置鎖相環(huán)PLL選頻，如R4000系列；另一種方式是在處理器上增加引腳，由跳線...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。