技術編號：6431914
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于芯片設計領域，尤其涉及一種遲滯型數(shù)據(jù)流控制電路。背景技術在芯片設計中，特別是復雜系統(tǒng)中，往往有多個設備同時發(fā)出數(shù)據(jù)申請，仲裁控制器根據(jù)優(yōu)先級別，依次采集請求命令，并將命令分解成多個原子單元，傳遞給數(shù)據(jù)服務單元。數(shù)據(jù)服務單元對每個原子單元的服務不可被打斷。通常實時設備DMA(直接內(nèi)存存取，Direct Memory Access)優(yōu)先級高，非實時普通設備DMA優(yōu)先級較低，然而優(yōu)先級高的設備也僅僅在仲裁的時刻才能體現(xiàn)優(yōu)先級優(yōu)勢，而進入原子命令服務序列...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。