技術(shù)編號：6482887
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路，具體涉及一種應(yīng)用于集成電路設(shè)計自動化中的多 核并行最小代價流求解方法及裝置。背景技術(shù)隨著CMOS集成電路工藝的縮小，現(xiàn)在超大規(guī)模集成電路(VLSI)設(shè)計自動化軟件 為了處理包含數(shù)十億晶體管的設(shè)計，占用越來越多的計算資源。與此同時，由于功耗和散熱 的限制，處理器的頻率上升趨于停滯，取而代之的是多核處理器。在目前的商用市場上，多 核處理器已經(jīng)成為一種主流產(chǎn)品(1)_(2)。在集成電路設(shè)計自動化領(lǐng)域，怎樣借助多核計算 機(jī)系統(tǒng)來提升集成電路設(shè)計...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。