技術編號：6579720
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及系統(tǒng)芯片(System-on-Chip，以下簡稱為SoC)中保證緩存 (Cache) —致性的總線監(jiān)聽技術，特別是一種基于AHB (Advanced High-performance Bus)總線結構的單處理器SoC芯片的總線監(jiān)聽方法及裝置。背景技術半導體工藝的進步和集成電路設計技術的發(fā)展，使得在單一芯片上集成整 個系統(tǒng)的功能部件成為可能。目前，SoC己經成為當今集成電路的主流技術。 SoC結構設計中，保證緩存一致性的方法對于整個系統(tǒng)的性能具有一...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。