技術(shù)編號：6582308
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種微處理器浮點部件驗證裝置。 背景技術(shù)在微處理器驗證中，浮點部件設(shè)計復(fù)雜，操作數(shù)驗證空間幾乎是一個無限空間，難 以窮盡，驗證難度很高。通常對浮點部件的驗證，采用單一的模擬驗證或者形式驗證，激勵 采用焦點測試激勵和偽隨機測試激勵，這樣的驗證裝置速度慢，要實現(xiàn)高驗證覆蓋率，驗證 周期長，難以滿足芯片開發(fā)周期的需要。發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是提供一種處理器浮點部件驗證裝置，使用戶高效的完 成浮點部件驗證。為解決上述問題，提出了一種采用FPGA平...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。