技術編號：6582312
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種用于觀測數模混合信號芯片或者全定制芯片中數字信號和模擬 信號的可測試性電路。背景技術隨著集成電路技術的發(fā)展，集成電路的規(guī)模迅速膨脹，電路結構也越來越復雜，芯 片的測試變得越來越困難，測試費用往往比設計費用還要高，測試成本已成為產品開發(fā)成 本的重要組成部分，測試時間的長短也直接影響到產品上市時間進而影響經濟效益。為了 使測試成本保持在合理的限度內，最有效的方法是在芯片設計時采用可測性設計(DFT)技 術。因此過去由設計人員根據需求來設計電路，而...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。