技術(shù)編號(hào)：6593476
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及處理器、編譯裝置以及編譯方法，特別是在并行處理中，通過有效地利用運(yùn)算器，實(shí)現(xiàn)性能提高的技術(shù)。背景技術(shù) 伴隨著近年的微處理器應(yīng)用產(chǎn)品的高功能化和高速化，就要求具有高處理性能的微處理器(以下，稱作“處理器”)。一般為了提高各指令的效率，采用了把一個(gè)指令分割為幾個(gè)處理單位(這里稱作“階段”)，通過用各自的硬件執(zhí)行各步驟，能并行處理多個(gè)指令的管道(pipeline)方式。另外，在管道方式那樣的空間上并行處理的基礎(chǔ)上，在時(shí)間上，采用進(jìn)行指令水平的并行處理的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。