技術(shù)編號：6601409
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及包含非易失性存儲器和信息處理裝置的信息處理系統(tǒng)及存儲器模塊 的控制方法。背景技術(shù)以往，存在把閃速存儲器(32M bit容量)和靜態(tài)隨機(jī)存取存儲器(SRAM(4M bit 容量))按疊層芯片的方式一體密封在FBGA(Fin印itch Ball Grid Array)型封裝中的復(fù) 合型半導(dǎo)體存儲器。閃速存儲器和SRAM的地址輸入端子和數(shù)據(jù)輸入輸出端子相對于FBGA 型封裝的輸入輸出電極共用。不過各自的控制端子分別獨立(例如，參照非專利文獻(xiàn)1)。此外，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。