技術(shù)編號：6654914
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及計算裝置上的半導體集成電路的驗證。背景技術(shù) 作為驗證半導體集成電路的方法，用例如硬件描述語言的模型描述語言描述的電路數(shù)據(jù)在計算裝置上仿真以便確認電路數(shù)據(jù)是否正常工作的驗證方法在計算機上是可獲得的。在驗證方法中，輸入測試模式以操作電路數(shù)據(jù)，并準備執(zhí)行結(jié)果的期望值以確定操作是必需的。所準備的期望值可以預(yù)先準備，或者可以采用按照如下方式獲得的執(zhí)行結(jié)果準備電路數(shù)據(jù)的偽模型，并且與應(yīng)用于真實電路數(shù)據(jù)的測試模式相同的測試模式也應(yīng)用于偽模型。作為驗證方法中的常...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。